2005年7月
修订版0.2
2.5V或3.3V ， 200兆赫， 11输出零延迟缓冲器
特点
输出频率范围： 25MHz的频率为200MHz
输出频率范围： 16.67MHz到200MHz
输入频率范围： 16.67MHz到200MHz
2.5V或3.3V操作
拆分2.5V / 3.3V输出
± 2 ％最大输出占空比变化
11时钟输出：驱动多达22个时钟线
LVCMOS的参考时钟输入
125 ps的最大输出输出扭曲
PLL旁路模式
意识到传播
TM
ASM5I9352
该ASM5I9352设有LVCMOS的参考时钟
输入，并提供11输出中的3银行5,4分配，
和2个输出。 A银行通过4或6分的VCO输出
而B银行除以4和2组C除以2
和4％ SEL （A ：C ）的设置，见表2。这些分隔
允许输出到第3输入比率：1,2 ：1,3 ： 2,1： 1,2： 3,1： 2 ，和
1：3 。每个LVCMOS兼容输出可驱动50Ω系列
或并联端接的传输线。对于系列
端接传输线，每路输出可驱动一个或
两条曲线给设备的1:22有效的扇出。
该PLL可以确保稳定的考虑到VCO配置
至200兆赫至500兆赫运行。这允许一个宽
从16.67 MHz到200 MHz的输出频率范围内。
对于正常操作，外部反馈输入， FB_IN ，
被连接到输出端之一。内部VCO是
在输入的参考时钟通过设置倍数运行
反馈分频器，见表1 。
输出使能/禁用
引脚MPC9352和MPC952兼容
工业温度范围： -40 ° C至+ 85°C
32引脚TQFP 1.0毫米& LQFP封装
功能说明
该ASM5I9352是一款低电压高性能
200MHz的基于PLL的设计用于高零延迟缓冲器
高速时钟分配的应用程序。
当PLL_EN ＃为高电平时， PLL被旁路，
参考时钟直接提供输出分频器。这
模式是完全静态的和最小的输入时钟频率
规范并不适用。
半导体联盟
2575 ，奥古斯丁驱动器
加利福尼亚州圣克拉拉
联系电话： 408.855.4900
传真： 408.855.4999
www.alsc.com
注意：本文档中的信息如有更改，恕不另行通知。
