2005年7月
修订版0.2
2.5V或3.3V ， 200兆赫， 11输出零延迟缓冲器
特点
输出频率范围： 25MHz的频率为200MHz
输出频率范围： 16.67MHz到200MHz
输入频率范围： 16.67MHz到200MHz
2.5V或3.3V操作
拆分2.5V / 3.3V输出
± 2 ％最大输出占空比变化
11时钟输出：驱动多达22个时钟线
LVCMOS的参考时钟输入
125 ps的最大输出输出扭曲
PLL旁路模式
意识到传播
TM
ASM5I9352
该ASM5I9352设有LVCMOS的参考时钟
输入，并提供11输出中的3银行5,4分配，
和2个输出。 A银行通过4或6分的VCO输出
而B银行除以4和2组C除以2
和4％ SEL （A ：C ）的设置，见表2。这些分隔
允许输出到第3输入比率：1,2 ：1,3 ： 2,1： 1,2： 3,1： 2 ，和
1：3 。每个LVCMOS兼容输出可驱动50Ω系列
或并联端接的传输线。对于系列
端接传输线，每路输出可驱动一个或
两条曲线给设备的1:22有效的扇出。
该PLL可以确保稳定的考虑到VCO配置
至200兆赫至500兆赫运行。这允许一个宽
从16.67 MHz到200 MHz的输出频率范围内。
对于正常操作，外部反馈输入， FB_IN ，
被连接到输出端之一。内部VCO是
在输入的参考时钟通过设置倍数运行
反馈分频器，见表1 。
输出使能/禁用
引脚MPC9352和MPC952兼容
工业温度范围： -40 ° C至+ 85°C
32引脚TQFP 1.0毫米& LQFP封装
功能说明
该ASM5I9352是一款低电压高性能
200MHz的基于PLL的设计用于高零延迟缓冲器
高速时钟分配的应用程序。
当PLL_EN ＃为高电平时， PLL被旁路，
参考时钟直接提供输出分频器。这
模式是完全静态的和最小的输入时钟频率
规范并不适用。
半导体联盟
2575 ，奥古斯丁驱动器
加利福尼亚州圣克拉拉
联系电话： 408.855.4900
传真： 408.855.4999
www.alsc.com
注意：本文档中的信息如有更改，恕不另行通知。
2005年7月
修订版0.2
框图
ASM5I9352
PLL_EN ＃
REFCLK
FB_IN
VCO_SEL
拉美经济体系
相
探测器
VCO
200-500MHz
LPF
+2
+4/
+6
QA0
QA1
QA2
QA3
QA4
+4/
+2
QB0
QB1
QB2
QB3
SELB
+2/
+4
SELC
MR / OE ＃
QC0
QC1
引脚配置
VDDQC
QB3
VSS
VDDQB
QC1
QC0
QB2
VSS
32 31 30 29 28 27 26 25
VCO_SEL
SELC
SELB
拉美经济体系
MR / OE ＃
REFCLK
AVSS
FB_IN
1
2
3
4
5
6
7
8
9
10 11 12 13 14 15 16
24
23
22
VSS
QB1
QB0
VDDQB
VDDQA
QA4
QA3
VSS
ASM5I9352
21
20
19
18
17
PLL_EN ＃
2.5V或3.3V ， 200兆赫， 11路输出零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
VDDQA
AVDD
VDD
VSS
QA0
QA1
QA2
2 12
2005年7月
修订版0.2
引脚配置
1
针
6
12, 14,
15, 18, 19
22, 23,
26, 27
30, 31
8
1
5
9
2, 3, 4
16, 20
21, 25
32
10
11
7
13, 17,
24, 28, 29
ASM5I9352
名字
REFCLK
QA （0： 4）
QB （0 ：3）的
QC(0,1)
FB_IN
VCO_SEL
MR / OE ＃
PLL_EN ＃
SEL （ A：C ）
V
DDQA
V
DDQB
V
DDQC
AV
DD
V
DD
AV
SS
V
SS
I / O
我， PD
O
O
O
我， PD
我， PD
我， PD
我， PD
我， PD
供应
供应
供应
供应
供应
供应
供应
TYPE
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
LVCMOS
V
DD
V
DD
V
DD
V
DD
V
DD
地
地
参考时钟输入。
时钟输出组A.
时钟输出的银行B.
时钟输出的银行C.
描述
反馈时钟输入。
连接到用于正常操作的输出。
该输入应该在相同的电压轨作为输入参考
时钟。看
表1中。
VCO分频器选择输入。
SEE
表2中。
主复位/输出启用/禁用输入。
SEE
表2中。
PLL使能/禁止输入。
见表2 。
频率选择输入，银行（ A：C ） 。
SEE
表2中。
2.5V或3.3V电源对银行A输出时钟
2,3
.
2.5V或3.3V电源对银行B输出时钟。
2,3
2.5V或3.3V电源对银行C的输出时钟。
2,3
2.5V或3.3V PLL电源。
2,3
2.5V或3.3V电源的核心和投入。
2,3
模拟地。
共同点。
注：1， PD =内部上拉下来。
2.A 0.1μF的旁路电容应尽可能靠近每个电源正极引脚（ <0.2 “）。如果这些旁路电容不能靠近引脚
其高频滤波特性将通过迹线的引线电感被取消。
3.AVDD和VDD引脚必须连接到电源电平为至少等于或大于VDDQB ， VDDQC的更高， VDDQD输出
电源引脚。
2.5V或3.3V ， 200兆赫， 11路输出零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
3 12
2005年7月
修订版0.2
表1 ：频率表
VCO_SEL
0
0
0
1
1
1
ASM5I9352
反馈
输出分频器
÷2
÷4
÷6
÷2
÷4
÷6
VCO
输入时钟* 2
输入时钟* 4
输入时钟* 6
输入时钟* 4
输入时钟* 8
输入时钟* 12
输入频率范围
（ AVDD = 3.3V ）
100兆赫到200兆赫
50兆赫至125兆赫
33.33 MHz至83.33 MHz的
50兆赫至125兆赫
25 MHz至62.5 MHz的
16.67 MHz至41.67 MHz的
输入频率
范围（ AVDD = 2.5V ）
100兆赫到200兆赫
50兆赫至100兆赫
33.33 MHz至66.67 MHz的
50兆赫至100兆赫
25 MHz到50 MHz的
16.67 MHz至33.33 MHz的
表2 ：功能表
控制
VCO_SEL
PLL_EN ＃
MR / OE ＃
拉美经济体系
SELB
SELC
默认
0
0
0
0
0
0
0
VCO
使能PLL 。 VCO的输出
连接到输出分频器
输出启用
QA = VCO ÷ 4
QB = VCO ÷ 4
QC = VCO ÷ 2
1
VCO ÷ 2
旁路模式下， PLL禁用。输入时钟
连接到输出分频器
输出禁用（三态） ，压控振荡器运行
在其最低频率
QA = VCO ÷ 6
QB = VCO ÷ 2
QC = VCO ÷ 4
绝对最大额定值
参数
V
DD
V
DD
V
IN
V
OUT
V
TT
LU
R
PS
T
S
T
A
T
J
JC
JA
ESD
H
FIT
描述
直流电源电压
直流工作电压
直流输入电压
直流输出电压
输出端接电压
闭锁抗扰度
电源的纹波
温度，贮藏
温度，工作环境
温度，结
耗散，结到外壳
耗散，结到环境
ESD保护（人体模型）
故障时间
条件
实用
相对于V
SS
相对于V
SS
实用
纹波频率< 100千赫
非功能性
实用
实用
实用
实用
民
–0.3
2.375
–0.3
–0.3
200
最大
5.5
3.465
V
DD
+ 0.3
V
DD
+ 0.3
V
DD
÷2
150
单位
V
V
V
V
V
mA
MVP -P
°C
°C
°C
° C / W
° C / W
伏
PPM
–65
–40
+150
+85
155
42
105
2000
生产测试
10
注意：这些仅仅是极限参数和功能操作不暗示。暴露在绝对最大额定值长时间会影响器件的
可靠性。
2.5V或3.3V ， 200兆赫， 11路输出零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
4 12
2005年7月
修订版0.2
DC电气规格
(V
DD
= 2.5V ±5％ ，T
A
= -40 ° C至+ 85°C ）
参数
V
IL
V
IH
V
OL
V
OH
I
IL
I
IH
I
DDA
I
DDQ
I
DD
C
IN
Z
OUT
ASM5I9352
描述
输入电压，低
输入电压，高
输出电压，低
输入电流，低
输入电流，高
2
PLL电源电流
静态电源电流
动态电源电流
输入引脚电容
输出阻抗
1
1
条件
LVCMOS
LVCMOS
I
OL
= 15毫安
I
OH
= -15毫安
V
IL
= V
SS
V
IL
= V
DD
AV
DD
只
所有V
DD
除了AV销
DD
民
1.7
1.8
典型值
最大
0.7
V
DD
+ 0.3
0.6
–10
100
单位
V
V
V
V
A
A
mA
mA
mA
pF
输出电压，高
5
3
170
4
17 – 20
10
5
注意： 1.Driving 1 50Ω并行端接的传输线，以V的终止电压
TT
。另外，每个输出可驱动多达两个50
系列终止
传输线。
2.Inputs有下拉电阻影响输入电流。
DC电气规格
(V
DD
= 3.3V ±5％ ，T
A
= -40 ° C至+ 85°C ）
参数
V
IL
V
IH
V
OL
V
OH
I
IL
I
IH
I
DDA
I
DDQ
I
DD
C
IN
Z
OUT
描述
输入电压，低
输入电压，高
输出电压，低
1
输出电压，高
1
输入电流，低
输入电流，高
2
条件
LVCMOS
LVCMOS
I
OL
= 24毫安
I
OL
= 12毫安
I
OH
= -24毫安
V
IL
= V
SS
V
IL
= V
DD
AV
DD
只
所有V
DD
除了AV销
DD
民
2.0
典型值
最大
0.8
V
DD
+ 0.3
0.55
0.30
单位
V
V
V
V
2.4
–10
100
5
3
240
4
14 – 17
10
5
A
A
mA
mA
mA
pF
PLL电源电流
静态电源电流
动态电源电流
输入引脚电容
输出阻抗
注意： 1.Driving 1 50Ω并行端接的传输线，以V的终止电压
TT
。另外，每个输出可驱动多达两个50
系列终止
传输线。
2.Inputs有下拉电阻影响输入电流。
2.5V或3.3V ， 200兆赫， 11路输出零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
5 12
QQ：2880707522 复制
