设计指南
6.5 。 DEBUG方法论
在为用户带来STPC为基础的电路板，以生活
最好的效率，建议遵循
检查列表本节描述。
必须不大于100MHz的。在X2 CPU时钟
模式时，该时钟必须被限制在66MHz的。
PCI_CLKI和PCI_CLKO必须连接作为
在描述
图6-19
和不高于
33MHz的。他们的速度取决于HCLK和
由所限定的分压比
MD [4]和MD [17]
在第3节中描述表带的选择。
为了保证设备的正确行为，该
PCI倾斜校正逻辑必须正确配置
由MD [7：6 ]根据第背带选项
3.对于时序约束，是指第4节。
MCLKI和MCLKO必须连接为
在描述
图6-3
to
图6-5
根据
在SDRAM中执行。内存
时钟必须在运行时的速度HCLK
同步模式和不得高于
为100MHz ，在任何情况下。
6.5.1 。供电器
在装配过程中的同时，它是非常有用的
拿到PCB裸板，检查潜在的短期
各电源线和地线之间的电路
面。该测试还建议，当
第一板是由装配回来。这将
避免因短路引起的恶劣的意外
一个坏的焊接。
当系统接通电源，所有电源，
包括PLL电源引脚都必须进行检查，以
请确保正确的水平存在。请参见表4-2
确切的支持电压范围：
VDD_CORE ： 2.5V
VDD_xxxPLL ： 2.5V
VDD ： 3.3V
6.5.2.4 。复位输出
如果SYSRSTI ＃和所有的时钟是正确的，那么
SYSRSTO ＃输出信号应表现为
在描述
图4-3 。
6.5.2 。 BOOT SEQUENCE
6.5.2.1 。复位输入
复位序列的检查是下
步骤。的SYSRSTI ＃必须符合规定的波形
在所描述的定时
图4-3 。
这
信号一定不能有毛刺，必须保持低
直到14.31818MHz输出（ OSC14M ）是在
正确的频率和带选项
稳定到一个有效的配置。
在这种情况下，时钟不存在，请检查14MHz
振荡阶段（见
图6-3 ） 。
6.5.3 。 ISA模式
在此之前，检查ISA总线的控制信号，
PCI_CLKI ， ISA_CLK ， ISA_CLK2X和DEV_CLK
必须运行正常。如果不是这种情况，这是
这可能是因为在前面的步骤中的一个具有
尚未完成。
6.5.3.1 。首先获取代码
当ISA总线上的引导，这两个关键信号
检查在开始的时候是RMRTCCS ＃
和FRAME ＃ 。
第一个是一个片选的引导闪存
和复用的IDE接口。它应该
与ISAOE ＃和MEMRD ＃切换起来
取前16个字节的代码。这相当于
到CPU的高速缓存中的第一行的加载。
如果RMRTCCS ＃不切换，它是那么
需要检查PCI FRAME ＃信号。
事实上， ISA控制器是南方的一部分
桥梁和所有ISA总线周期是可见的
PCI总线。
如果在PCI总线上没有活动，那么一个
前面的步骤中没有被正确检测。
如果有活动的话一定有什么东西
相互矛盾的ISA总线或PCI总线上。
6.5.2.2 。表带的选择
该STPC已设计的方式，以允许
配置用于测试目的的不同于
功能结构。在许多情况下，该
故障检修在此阶段调试的是
造成不良表带的选择。这就是为什么
强制检查他们正确安装和
在引导过程中采样。
所有带选项列表总结在
第3节的开头。
6.5.2.3 。钟
一旦OSC14M检查无误后，下一个
信号测量是主机时钟（ HCLK ）
PCI时钟（ PCI_CLKO ， PCI_CLKI ）和内存
时钟（ MCLKO ， MCLKI ） 。
HCLK必须运行在由定义的速度
相应的带选项（见表3-1）和
6.5.3.2 。引导闪存大小
ISA总线支持8位和16位的存储器
设备。的情况下的16位引导闪存，信号
MEMCS16#
必须
be
活性
中
88/93
1.5版 - 2002年1月29日
