ADV7302A/ADV7303A
CLKIN_B
t
9
控制
I / PS
P_HSYNC ，
P_VSYNC ，
P_BLANK
Cb0
Y0
t
10
PS INPUT
Cr0
Y1
Crxxx
YXXX
Y7–Y0
t
11
t
12
t
11
t
12
CLKIN_A
控制
I / PS
S_HSYNC ，
S_VSYNC ，
S_BLANK
S7–S0
t
9
t
10
t
12
SD输入
Cb0
Y0
Cr0
Y1
Cb1
Y2
t
11
（在子地址01H = 100输入模式） SD和PS 8位：图10. SD和HD同时输入，输入模式
P_HSYNC
P_VSYNC
a
P_BLANK
Y7–Y0
Cb
Y
Cr
Y
b
A = 32 CLKCYCLES FOR 525P
A = 24 CLKCYCLES FOR 625p
所推荐的标准
B（ MIN ） = 244 CLKCYCLES FOR 525P
B（ MIN ） = 264 CLKCYCLES FOR 625p
图11. PS 4：2： 2 1
8位交叉@ 54 MHz的输入时序图
–10–
REV 。一
