ADP3204
V
IN
V
OUT
V
H
Q1
V
SW
Q2
L
I
L
C
O
R
E
V
H
V
REF
+
负载
V
OUT
V
SW
t
和
C
OC
C R
=
ê
R
CS
R
D
2
(2)
由（式2） ，串联电阻为：
t
R
CS
=
I
L
t
R
E
R
1
+
D
R
C
(3)
图2.传统的滞后调节器和
其特征波形
这是ADOPT配置和设计过程，它
允许使用的最大可能的ESR ，同时满足一
定的负载线规格。
它可以从公式3可以看出，除非
D
是零或R
C
is
无限，R
CS
将总是小于R
E
。的优点
在图3所示电路是：如果我们选择比R
D
/R
C
WELL
上述统一，附加损耗由串联引入
电阻R
CS
可以忽略不计。另一个有趣的功能
该电路在图3中是在两个交流电压
迟滞比较器的输入端现在等于只与交流
R两端的电压
CS
。这是由于电容的存在
C
OC
，从而有效地耦合输出的交流分量
电压施加到比较器的非反相输入端的电压。
由于比较只能看到R两端的交流电压
CS
，在
图3所示电路的开关频率的依赖性
输出电容的ESR完全消除。
式（4）给出的开关频率的表达式。
f
=
R
CS
(V
IN
V
OUT
)
V
OUT
LV
H
V
IN
(4)
由于在迟滞不加电压的误差放大器
调节器，其响应于在所述负载电流或任何变化
输入电压几乎是瞬时的。因此，迟滞
调节器表示可能的最快的DC- DC转换器。一
传统的滞后调节的轻微缺点是
其频率随输入电压和输出电压。在一个
典型的移动CPU转换器的应用中，最坏情况下的
频率的变化，由于输入电压的变化是在
顺序的30％ ，通常是可以接受的。在最简单的
实施迟滞转换器的，在图2中示出，
的频率也变化成比例地与ESR中，R
E
，的
输出电容器。由于初始值通常是很差CON-
受控，而电解电容的ESR也会随之改变
温度和年龄，实用的ESR变化很容易导致
的频率变化在3至1的顺序。然而，一
迟滞拓扑结构的修改消除了依赖新生
置信上的ESR的工作频率。此外，该
修改允许的最佳实施，采纳，
英特尔IMVP- II和IMVP - III负载线的规格。图3
显示修改后的滞后调节。
V
IN
多相稳压器迟滞与ADOPT
Q1
V
SW
Q2
L I
L
C
OC
R
CS
C
O
R
C
R
D
R
E
+
V
OUT
V
H
V
REF
图3.修改后的滞后调节器ADOPT
的实施需要增加一个电阻分压器（R
C
和R
D
）的基准电压与输出之间，并且
除法器的抽头连接到非反相输入
迟滞比较器。电容器，C
OC
被放置
在上部构件（注册商标
C
）的分频器。
很容易证明， CON组的输出阻抗
换器可以是不高于输出电容器的ESR以下。
一个直接的推导证明，在输出
该转换器在图3中的阻抗可被最小化，以
等于ESR ，R
E
当以下两个方程是
有效的（忽略PCB走线电阻现在） ：
多相转换器具有非常重要的优势， includ-
荷兰国际集团降低RMS电流在输入滤波电容（允许
使用更小和更便宜的器件） ，分配的热
耗散（降低热点温度和增加
可靠性） ，较高的总功率容量，相当于增加
频率不增加开关损耗（允许使用
较小的等效电感，从而缩短了
负载瞬态时间） ，并降低纹波电流在输出
电容器（减小输出纹波电压，并允许
使用较小的和较便宜的输出电容） 。此外，他们
有一些缺点，其中时，应考虑
选择相数。这些缺点包括：
需要比单相更交换机和输出电感器
设计（导致成本比单相溶液更高，在
至少低于特定功率电平），更复杂的控制，并且
的相位之间的不均匀的电流分配的可能性。
ADP320x控制器的家庭减轻2以上的
多相转换器的缺点。它提供了一个简单，
具有成本效益的控制的解决方案，并提供了完美的电流
两相之间共享。图4显示了一个简化的方框
使用控制原理图的三相变换器的
与ADP3204实施，三相构件
在ADP320x家庭。
正如图4所示，在多相结构中，波纹
电流信号是从所有的通道复用。在上
任何给定的信道的时间，它的电流是相对于上
门限迟滞比较器。当电流
达到上限时，该通道的控制FET是
第0版
R
E
R
=
1
+
D
R
CS
R
C
(1)
–14–
