集成
电路
系统公司
ICS9147-03
频率发生器&集成缓冲器对686系列的CPU
概述
该
ICS9147-03
产生所需的高所有的时钟
高速RISC或CISC微处理器的系统，如英特尔
PentiumPro ， AMD和Cyrix的处理器。 4个双向I / O
销（ FS0 ， FS1 ， FS2 ， BSEL ）被锁在上电至所述
功能表。六总线时钟可以选择为
无论是同步的，在1/2的CPU速度或异步
32MHz的由BSEL选择锁定input.The输入提供
为三态和测试模式的条件在系统级辅助
testing.These乘以系数可定制
特定的应用程序。无干扰站的时钟控制
为SDRAM （ 5 ： 8 ）和SDRAM （ 9:12 ）银行
（ STP2 ＃ ， STP3 ＃ ） 。
高驱动总线和SDRAM输出通常提供
大于1 V / ns的转换速率为30 pF的负载。 CPU输出
通常提供比1V / ns的转换速率为20pF的
在保持50±5 ％的占空比的负载。该参考时钟
输出通常提供比0.5V更好/ ns的压摆率。
单独的缓存电源引脚VDDL允许标称3.3V
电压或降低电压摆幅（ 2.9 2.5V ）的
CPUL （1 ：2）和IOAPIC输出。
特点
15个CPU时钟速度总：
- 两份CPU时钟与VDDL （ 2.5 3.3V ）
- 十二（12）的SDRAM （ 3.3伏）加一
CPUH / AGP （ 3.3V ）时钟
六份总线时钟（同步于CPU时钟/ 2
或异步的32兆赫）
250PS的输出歪斜窗口CPU andSDRAM时钟
和500PS窗口总线时钟。 CPU时钟总线时钟
歪斜1-4ns （ CPU初）
一式两份参考文献。时钟@ 14.31818兆赫（由一个驱动
VDDL为IOAPIC ）
一个48兆赫（3.3V TTL）支持USB和单24
兆赫。
单独VDDL为CPUL （1： 2）的时钟缓冲器和IOAPIC到
允许2.5V输出（或标准。 VDD）
3.0V - 3.7V电源电压范围W / 2.5V兼容输出
48引脚SSOP封装
框图
引脚配置
48引脚SSOP
Pentium是Intel Corporation的注册商标
9147-03修订版A 01年4月25日
ICS保留随时修改在本标识的设备数据的权利
出版，恕不另行通知。 ICS建议客户获取最新的
版本的所有设备数据，以验证任何信息所依赖的
客户是当前和准确。
