初步
W48S101-04
扩频主板频率发生器
特点
采用Cypress的传播最大化EMI抑制
频谱技术
I
2
C接口
四份CPU输出
8份PCI时钟（同步瓦特/ CPU输出）
两份14.318 MHz的输出IOAPIC
48 - MHz的USB输出的一个副本
可选24 / 48 - MHz的时钟通电阻
STRAPPING
的14.318 - MHz参考输入缓冲的三个副本
输入是一个14.318 MHz的XTAL或参考信号
可选的100 - MHz或66 MHz的CPU输出
电源管理控制输入引脚
测试模式，输出三态通过I
2
C接口
关键的特定连接的阳离子
电源电压： ....................................... V
DDQ3
= 3.3V±5%
V
DDQ2
= 2.5V±5%
CPU循环周期抖动： .......................................... 200 PS
CPU0 ： 3输出偏斜： ............................................ .... 175 PS
PCI_F ， PCI1 ： 7输出偏斜： ....................................... 500 PS
CPU与PCI输出偏斜： ............ 1.5 4.0纳秒（ CPU信息）
逻辑输入和REF0 / SEL48 ＃有250K上拉电阻
除了SEL100 / 66 ＃ 。
表1.引脚可选频率
SEL
100/66#
0
1
CPU （兆赫）
66.8
100
[1]
PCI
（兆赫）
33.4
33.3
SPREAD#=0
±0.5 ％中心
±0.5 ％中心
框图
VDDref
REF0/SEL48#
X1
X2
XTAL
OSC
PLL的参考频率
VDDCORE0/1
GNDCORE0/1
REF1
REF2
GNDREF
VDDapic
APIC0
APIC1
GNDAPIC
VDDCPU0
CPU0
停止
时钟
控制
100/66#_SEL
PLL 1
÷2/÷3
SPREAD ＃
CPU1
GNDCPU0
VDDCPU1
CPU2
CPU3
GNDCPU1
VDDPCI0
PCI_F
停止
时钟
控制
PCI_STOP ＃
PCI1
PCI2
PCI3
GNDPCI0
VDDPCI1
PCI4
I
2
C
逻辑
动力
下
控制
PLL2
PCI5
PCI6
PCI7
PWR_DWN ＃
GNDPCI1
VDD48MHz
48MHz
24/48MHz
GND48MHz
I
2
C是飞利浦公司的商标。
引脚配置
REF0/SEL48#
REF1
GNDREF
X1
X2
GNDPCI0
PCICLK_F
PCI1
VDDPCI0
PCI2
PCI3
GNDPCI1
PCI4
PCI5
VDDPCI1
PCI6
PCI7
GNDPCI2
VDDCORE0
GNDCORE0
VDD48MHz
48MHz
24/48MHz
GND48MHz
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
CPU_STOP ＃
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDref
REF2
VDDapic
APIC0
APIC1
GNDAPIC
NC
VDDCPU0
CPU0
CPU1
GNDCPU0
VDDCPU1
CPUCLK2
CPUCLK3
GNDCPU1
VDDCORE1
GNDCORE1
PCI_STOP ＃
CPU_STOP ＃
PWR_DWN ＃
SPREAD ＃
SDATA
SCLK
SEL100/66#
注意：
1.内部上拉电阻不应依赖于
设置I / O引脚为高电平。
SDATA
SCLK
赛普拉斯半导体公司
3901北一街
圣荷西
CA 95134
408-943-2600
1999年10月27日，修订版。 **
