飞利浦半导体
初步speci fi cation
CMOS 16位微控制器的通信
XA- SCC
引脚说明
助记符
V
SS
LQFP
PIN号
1, 19,
28, 44,
59, 76,
88
2, 20,
29, 43,
62, 77,
89
55
52
60
61
49
TYPE
I
地面：
0V参考。
名称和功能
V
DD
I
电源：
这是在电源电压为正常，空闲和断电操作。
RESETIN
WAIT/Size16
XTALIN
XTALOUT
CS0
I
I
I
I
O
RESET ：
低在此引脚单片机复位，并使I / O口和外围功能进入
默认状态，并且处理器以包含在复位向量地址开始执行。
等待/ Size16 ：
在复位期间，该输入决定总线宽度为引导设备（ 1 = 16位引导设备，
0 = 8位。 ）在正常运行期间，这是等待输入（ 1 =等待， 0 =继续。 ）
晶体1 ：
输入到在振荡电路和输入用于对内部时钟信号反相放大器
发生器电路。
水晶2 ：
输出振荡器扩增fi er 。
片选0 ：
该输出提供低电平有效的片选到启动设备（通常是ROM或
闪光灯。）它不能连接到DRAM中。自复位，已启用并映射到一个地址范围
设在000000 。它可以被重新映射到一个更高的碱中的地址映射（参见存储器接口
章XA - SCC用户手册中。 ）
片选1 ， RAS 1 ：
芯片选择1到5问世复位无效的。它们可以被编程
用作正常的芯片选择，或作为RAS选通到DRAM 。 CS1可以“交换”与CS0
（参见XA- SCC的内存控制器章SWAP操作和控制位
用户手册）。 CS1通常映射到基于从000000h最终，而是能够被基于的
中的任意位置16MB空间。
CS2 ， RAS 2 ：
低电平有效片选CS1通过CS5来复位无效的了。它们可以是
编程为作为正常的芯片选择，或作为RAS选通到DRAM中。 CS2通过CS5是
不与“交换”的操作使用（请参阅内存控制器章XA - SCC用户手册中。 ）
它们是可映射到16MB的地址空间中的任何区域。
CS3 ， RAS 3 ：
看到片选2的描述。
CS1_RAS1
48
O
CS2_RAS2
47
O
CS3_RAS3
46
O
见为2更多的芯片引脚56,57
SELECTS
WE
OE
BLE_CASL
BHE_CASH
CLKOUT
50
51
54
53
45
O
O
O
O
O
写使能：
只有在所有的总线写周期变为低电平。
OUTPUT ENABLE ：
只有在所有的总线读周期变为低电平。
低字节使能
or
CAS_Low_Byte ：
在访问D7 -D0所有的总线周期变为低电平，读
或写，通用或DRAM 。功能CAS在DRAM周期。
高字节使能
or
CAS_High_Byte ：
在访问D15- D8所有的总线周期变为低电平，
读或写，通用或DRAM 。功能CAS在DRAM周期。
时钟输出：
该引脚输出内部CPU时钟的缓冲版本。时钟输出可以是
配合使用的外部总线的同步等待状态发生器等的时钟输出
可以由软件来禁止。
警告：
在此输出电容性负载不超过40pF 。
地址[ 19 ：0]：
在通用（ SRAM等）的总线周期，这些地址线输出A19 -A0 。是的DRAM
只连接到引脚22,21 ， 18-10 （引脚A17至A7 ;请参阅用户手册MIF章连接
各种大小的DRAM ） ;相应的地址值被复用到这些11引脚和RAS
在DRAM总线周期CAS 。
DATA [ 15：0] ：
双向数据总线， D15- D0中。
P0.0_Sync0_BRG0_SDS2 ：
端口0的位0 ，或SCC0同步输入或输出，或SCC0 BRG输出，或SCC0
TXCLK输出，或IDL SDS2输出。
P0.1_RTS0_L1RQ ：
端口0位1 ，或SCC0 RTS（请求发送）输出，或者IDL L1RQ （ D通道
请求）输出。
P0.2_CTS0_L1GR ：
P0口位2 ，或SCC0 CTS （清除发送）输入或IDL L1GR （D信道许可）
输入
P0.3_CD0_L1SY1 ：
端口0位3 ，或SCC0载波检测输入，或者IDL同步输入。
P0.4_TRClk0_SDS1 ：
P0口位4 ，或SCC0 TR时钟输入，或者IDL SDS1输出。
A19–A0
24–21,
18–3
O
D15–D0
P0.0
1
P0.1
1
P0.2
1
P0.3
1
P0.4
1, 2
42–30,
27–25
90
91
92
93
94
I / O
I / O
I / O
I / O
I / O
I / O
1999年03月29
6
