飞利浦半导体
初步speci fi cation
CMOS 16位微控制器的通信
XA- SCC
概述
该XA - SCC装置是飞利浦的XA成员（扩展
架构）系列高性能16位单片
微控制器。
该XA - SCC包括一个完整的板载DRAM控制器能够
支持多达DRAM的32MegaBytes 。
该XA - SCC装置结合了许多功能强大的通信
面向在一个芯片上外围设备。 4全功能SCC的， 8个DMA
通道（ 2％ SCC ） ，硬件自动波特率可达921.6Kbps ， IDL
TDM接口，两个定时器/计数器，1个看门狗定时器，以及多
通用I / O端口。它适合于许多高性能
嵌入式通信功能，包括ISDN终端
适配器和异步多路复用器。
内存控制器还产生6片选来的支持
SRAM，ROM ，闪存，EPROM和外围芯片等无
外胶。
支持片外寻址多达32个MB的（2× 2 ** 24地址
空格）在哈佛架构，或在统一的16MB内存
配置。
时钟输出参考“ CLKOUT ”被添加到简化外部总线
连接。
高性能的8通道DMA控制器卸载了CPU
移动数据到/从SCC公司和存储器。
两个标准计数器/具有增强功能的定时器（同
XA- G3的T0，T1 ） 。两个定时器有一个触发输出能力。
的XA -SCC的特定功能
范围内，在100引脚LQFP封装。
3.3V至5.5V工作电压为30MHz的工业温度
4板载SCC的用于2B + D的加Asynch端口，或其任意组合
4同步/异步端口。行业标准的IDL和SCP接口
向U-芯片或S / T芯片的无缝连接。同步数据速率
4Mbps的。 Asynch数据传输速率可达921.6Kbps带/不带自动波特率。
看门狗定时器。
七个标准软件中断，加上四高优先级
软件中断，外加7个级别的硬件事件中断。
低电平有效复位输出引脚指示所有内部复位事件
（看门狗复位，复位指令） 。复位源
寄存器允许的最大事业计划的决心
最近复位。
完整的板载DRAM控制器支持5家银行高达
8MBytes每个。接口无胶芯片行业的最
标准的DRAM 。
32个通用I / O引脚，每个有4个可编程输出
精读网络gurations 。
省电工作模式：空闲和掉电。唤醒
从通过外部中断掉电支持。
订购信息
无ROM仅
PXASCCKFBE
温度范围
°C
和包装
-40到+85 ， 100引脚薄型四方扁平PKG 。 （ LQFP ）
频率（MHz ）
30
封装图纸编号
SOT407-1
注意：
1， K = 30MHz的， F = （ -40 + 85
°C),
BE = LQFP
1999年03月29
2
飞利浦半导体
初步speci fi cation
CMOS 16位微控制器的通信
XA- SCC
引脚配置
P3.3_Timer1_BRG1_Sync1
56 P3.0_CS4_RAS4_RTClk1
P1.7_BRG2_Sync2
67 P3.7_Int1_TRClk1
P3.1_CS5_RAS5_RTS1
P3.2_Timer0_ResetOut
71 P1.3_TRClk2
70 P1.2_RTClk2
XTALOUT
RESET_IN
XTALIN
VDD
VSS
BHE_CASH
P1.5_CTS2
P3.4_CTS1
P1.6_RTS2
P1.0_RxD2
P3.5_RxD1
BLE_CASL
P1.1_TxD2
P3.6_TxD1
P1.4_CD2
WAIT_Size16
52
75
74
73
72
69
68
66
65
64
63
62
61
60
59
58
57
55
54
53
VSS
VDD
CD1_Int2
Int0
P2.0_RxD3
P2.1_TxD3
P2.2_RTClk3
P2.3_ComClk_TRClk3
P2.4_CD3
P2.5_CTS3
P2.6_RTS3
P2.7_Sync3_BRG3
VSS
VDD
P0.0_Sync0_BRG0_SDS2
P0.1_RTS0_L1RQ
P0.2_CTS0_L1GR
P0.3_CD0_L1SY1
P0.4_TRClk0_SDS1
P0.5_RTClk0_L1Clk
TxD0_L1TxD
RxD0_L1RxD
SCPClk
P0.6_SCPTx
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
PIN INDEX
模塑标记
模塑标记
51
50
49
48
47
46
45
44
43
42
41
40
OE
WE
CS0
CS1_RAS1
CS2_RAS2
CS3_RAS3
CLKOUT
VSS
VDD
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
VDD
VSS
D2
D1
XA- SCC
塑料薄型四方扁平封装（ LQFP ）
顶视图
39
38
37
36
35
34
33
32
31
30
29
28
27
26
P0.7_SCPRx 100
10
12
13
14
15
16
17
18
19
20
21
22
23
24
A19
25
D0
11
A8 (A19_A20)
1
2
3
4
5
6
7
8
9
A7 (A21_A22)
A15 (A6_A22)
A11 (A2)
A16 (A7_A20_A21)
A17 (A8_A18_A19)
A9 (A0_A18)
A10 (A1)
A12 (A3)
A13 (A4)
A14 (A5)
A0
A1
A2
A3
A4
A5
A6
VSS
VDD
VSS
注意：
在各DRAM CAS周期的地址线输出显示在括号中。
见DRAM控制器的详细信息。
SU01120
1999年03月29
3
VDD
A18
飞利浦半导体
初步speci fi cation
CMOS 16位微控制器的通信
XA- SCC
逻辑符号
V
DD
Int0
XTAL1
杂项。
Int2
CS4 ， RAS4
CS5 ， RAS5
RESETOUT ，定时器0
Timer1
BRG1 ， SYNC1
CTS1
RxD1
TxD1
Int1
TRClk1
SCC1
CD1
RTClk1
RTS1
3.0
3.1
3.2
3.3
3.4
3.5
3.6
3.7
CS1 ， RAS1
CS0
CS3 ， RAS3
CS2 ， RAS2
XTAL2
PORT3
V
SS
SCC3
RxD3
TxD3
RTClk3
ComClk ， TRClk3
CD3
CTS3
RTS3
BRG3 ， SYNC3
PORT2
2.0
2.1
2.2
2.3
2.4
2.5
2.6
2.7
D15 – D0
A19 - A0 （ DRAM A22 - A0 ）
SCC2
PORT1
RxD2
TxD2
RTClk2
TRClk2
CD2
CTS2
RTS2
BRG2 ， SYNC2
1.0
1.1
1.2
1.3
1.4
1.5
1.6
1.7
OE
WE
CLKOUT
现金， BHE
CASL ， BLE
IDL
L1TxD
L1RxD
SDS2
L1RQ
L1GR
L1SY1
SDS1
L1Clk
SCC0
TxD0
RxD0
BRG0 ， SYNC0
RTS0
CTS0
CD0
TRClk0
RTClk0
PORT0
等待， Size16
RESETIN
0.0
0.1
0.2
0.3
0.4
0.5
SCPTx
SCPRx
SCPClk
0.6
0.7
SU01121
1999年03月29
4
QQ：2881677436 复制
