飞利浦半导体
初步speci fi cation
CMOS 16位微控制器的通信
XA- SCC
RSTRC
注册类型和地址= SFR 463h
不可位寻址
最高位
ROEN
位：
7
—
6
功能
RESETOUT功能使能位 - 见XA - SCC用户手册详细内容
留作将来使用。不应该由用户程序被设定为1 。
留作将来使用。不应该由用户程序被设定为1 。
留作将来使用。不应该由用户程序被设定为1 。
留作将来使用。不应该由用户程序被设定为1 。
—
5
—
4
—
3
R_WD
2
R_CMD
1
最低位
R_EXT
0
复位值=见下文
位
RSTSRC.7
RSTSRC.6
RSTSRC.5
RSTSRC.4
RSTSRC.3
RSTSRC.2
RSTSRC.1
RSTSRC.0
符号
ROEN
–
–
–
–
R_WD
R_CMD
R_EXT
表示上次的复位是由看门狗定时器溢出引起的（见警告）。
表示上次的复位是通过执行RESET指令引起的（见警告）。
表示上次的复位是由外部RESETIN输入造成的。
警告：
如果RESETOUT功能绑回RESETIN引脚， RSTSRC将始终显示外部复位而已，因为外部复位总是优先于内部复位。
SU01124
图3. RSTSRC复位源寄存器
DRAM控制器和内存/ IO总线接口
（MIF）
在存储器或系统总线接口的术语，通用总线
周期的代名词SRAM总线周期，因为这些
周期被设计为提供服务的SRAM ，闪存，EEPROM ，外周
芯片等芯片选择输出引脚的功能无论是CS还是RAS
根据不同的存储器区块是否已被编程为
通用或DRAM 。
对应XA -SCC具有高度的可编程存储器总线接口
一个完整的板载DRAM控制器。大多数的DRAM （最多8MBytes
每RAS引脚） ，静态存储器，闪存， ROM和外围芯片即可
连接到这个接口零胶水芯片。总线接口
提供了6个可映射芯片选择输出，其中五个可
编程为RAS选通到DRAM中。 CAS一代，
适当的地址复用为多种大小的DRAM ，且
刷新都板载产生。对于每个单独的总线时序
存储体或外周可被编程，以适应
慢或快的设备。
在每个存储体和它相关的RAS （片选引脚
DRAM模式）输出，可以通过编程来访问多达一
在任何EDO或FPM DRAM现象8字节可映射的地址空间
模式（最多总共16MB的DRAM ，或32MB的，如果数据的16MB
空间和16MB的代码空间当选。
警告：
未来
XA- SCC的衍生物可能不支持独立的代码和数据
空格。 ）
每个存储库和相关的芯片选择编程
“通用” （ SRAM ，闪存， ROM ，外围芯片等），能够
支持1M字节的地址空间（ 6片选可以这样
SRAM等通用设备的支持6MB ）。
存储器接口可以进行编程，以支持英特尔
风格和68000巴士风格的SRAM和外设。
1999年03月29
18
