ESMT
设备操作
时钟（CLK）
时钟输入被用作所有的SDRAM的参考
operations.All操作被同步到正
将时钟的边缘。时钟转换必须是
单调V之间
IL
和V
IH
。在操作过程中与CKE
高的所有输入都被假定为在为有效状态（高或低）
安装的时间和保持时间各地的上升沿
时钟进行适当的功能和ICC规范。
时钟使能（ CKE ）
时钟使能（CKE ）栅极的时钟到SDRAM中。如果CKE
去与时钟同步较低（的建立和保持时间相同
作为其它输入） ，内部时钟暂停从下一
时钟周期和输出的状态和突发地址被冻结
只要所述CKE保持低电平。所有其他输入将被忽略
从下一个时钟周期之后CKE变低。当所有银行
处于空闲状态和CKE变低同步地
时钟中，SDRAM进入省电模式，从下一个
时钟周期。在SDRAM保持在掉电模式
忽视了其他的输入，只要CKE仍然很低。该
掉电出口是同步的内部时钟是
暂停。当CKE变高，至少是“ 1CLK + T
SS
“之前
所述时钟信号的高电平持续的边缘，然后对SDRAM变
从相同的时钟沿接受所有的输入有源
命令。
BANK地址（ BA0 BA1 ）
该SDRAM组织成四个独立的银行
524288字× 32位的存储器阵列。该BA0 BA1输入
被锁定在RAS和CAS的断言的时间来
选择组将用于该操作。银行
解决BA0 BA1被锁在银行的活跃，读，写，
模式寄存器设置和预充电操作。
地址输入（ A0 A10 ）
19个地址位的解码需要的524288字
位置被复用到11地址输入管脚（ A0 A10）。
在11行地址与RAS和沿锁存
BA0 行激活命令时BA1 。 8位列
地址以及CAS锁存，
WE
和BA0 BA1
在读或命令。
NOP和设备取消
当RAS ， CAS和
WE
高， SDRAM的
执行无操作（NOP ） 。 NOP不会启动任何新的
操作，但是需要以完成需要的操作
多单时钟周期如银行激活，突发读取，
自动刷新等设备取消也是一个NOP ，是
通过认定进入
CS
高。
CS
高禁用
指令译码器，使RAS ， CAS ，
WE
和所有的
地址输入被忽略。
上电
M12L64322A
1.适用电源并启动时钟，试图维持CKE =
“H”时， DQM = “H”和其他引脚的NOP条件在
的输入。
2。保持稳定的电源，稳定的时钟和NOP输入
条件最低为200us的。
对于两个银行3.Issue预充电命令
设备。
4.Issue 2以上时自动刷新命令。
5.Issue模式寄存器设置命令初始化
模式寄存器。
4 & 5比照）序列是不分先后顺序。
该设备现在可以正常运行。
模式寄存器设置（ MRS）
该模式寄存器存储用于控制数据
SDRAM中的各种操作模式。它计划
CAS延迟，突发类型，突发长度，测试模式和
不同的供应商特定选项，使SDRAM有用
对各种不同的应用。的默认值
模式寄存器没有定义，因此该模式
注册必须写上电后操作
SDRAM 。该模式寄存器写的是断言低
在CS ， RAS ， CAS和
WE
（ SDRAM的应
在主动模式下并且CKE已经很高了之前的写作
该模式寄存器）。地址引脚的状态A0 A10
和BA0 BA1在相同的周期的CS ， RAS，CAS
和
WE
变低是写入模式中的数据
注册。两个时钟周期中完成所需要的
写模式寄存器。的模式寄存器的内容
可以使用相同的命令和时钟被改变
操作期间周期的要求，只要所有
银行处于闲置状态。模式寄存器被划分
到各个领域为视功能。该
突发长度字段使用A0 A2 ，突发类型使用A3 ， CAS
延迟（读列地址的延迟），用A4 A6 ，
供应商特定选项或测试模式下使用A7 A8 ，
A10 / AP和BA0 BA1 ， A7 A9 ， A10 / AP和BA0 BA1
必须被设置为低电平时正常SDRAM中运行。参考
下表中关于各种突发长度的特定代码，
突发类型和CAS延迟。
银行激活
该行激活命令被用来选择一个随机
排在空闲的银行。通过置低
RAS和
CS与所需的行和存储体地址，行存取
被启动。后一个读或写操作，则会发生
吨的时间延迟
RCD （ MIN ）
从银行启动的时间。
t
RCD
是SDRAM的内部时序参数，
因此，它是依赖于工作时钟频率。
之间所需的时钟周期的最小数目
银行激活和读写命令应该是
除以吨计算
RCD （ MIN ）
同的周期时间
钟，然后四舍五入的结果到下一个更高
整数。
晶豪科科技有限公司
出版日期：五月。 2004年
修订： 1.7
11/44
