位置：首页 > IC型号导航 > 首字符J型号页 > 首字符J的型号第49页 > JTS81102G0-1V1A > JTS81102G0-1V1A PDF资料 > JTS81102G0-1V1A PDF资料2第36页
操作DR / 2
模式
在R / 2模式时，多路分解器输入时钟可以在1到1 GHz的运行： 8的比例或500兆赫在1:4
比，由于来自ADC的DR / 2时钟是采样频率的一半。
这两种情况在下面的时序图描述。
图30 。
同步复位操作在DR / 2模式， 1 ： 4的比例，为500MHz （全速） - 工作原理
Fs/2
SYNC_RESET
图31 。
在DR / 2模式同步复位操作， 1 ： 4的比例， 500兆赫（全速） - 时序
Fs/2
时区
允许的
RESET
SYNC_RESET
注意：
向其中复位施加时钟沿是一个被识别的由箭头。
如果复位上升沿发生在第一个允许的窗口（在左侧），则复位将是有效的在第一
表示时钟上升沿（第一时钟上升的概略的边缘上表示带箭头的边缘的左侧） 。
图32 。
在DR / 2模式同步复位操作， 1 ： 8的比例， 1GHz的（全速） - 操作原理
Fs/2
SYNC_RESET
36
TS81102G0
2105C–BDC–11/03
