位置：首页 > IC型号导航 > 首字符J型号页 > 首字符J的型号第49页 > JTS81102G0-1V1A > JTS81102G0-1V1A PDF资料 > JTS81102G0-1V1A PDF资料2第34页
补遗
本节已被添加到该设备的描述为了更好地理解的
同步复位操作。它把特别强调在规定的建立和保持时间
当用于切换特性表（表5） ，与所述设备的性能联
全速（ 2 GSPS ） 。
它首先描述了同步复位的情况下，多路分解器用来在DR模式操作
然后在DR / 2模式时使用。
作为提醒，在同步复位必须是Fs的一个信号的频率/ 8N在1： 8的比例或
飞秒/ 4N在1： 4的比例，其中N为整数。
同步复位的效果，以保证在每一个新的端口的选择周期中，第一
端口被选择为端口A的同步复位，确保了内部循环的同步
该装置的操作过程中和灰。它还强烈建议在多通道的情况下，
使用2个同步DMUXs应用。
同步
复位操作
建立和保持
计时
的设置和保持时间为复位定义如下：
安装程序SynchReset到CLKIN ：
复位的上升沿和时钟的上升沿，以确保之间所需的延迟
该复位将考虑到在下一时钟边缘。如果发生复位上升沿
在低于该设定时间时，将仅在所述第二考虑的下一个上升沿
时钟。
± 100ps的的余量，必须加入到该设定时间，以补偿来自所述延时
司机和线路。
从CLKIN和SynchReset HOLD ：
处于高电平的复位信号的最小持续时间，以通过所述多路分解器加以考虑。
这意味着，在复位信号必须满足2要求： Fs的/ 8N或Fs的/ 4N频率
（ N为整数），这取决于该比率和占空比，使得它是高时，至少
保持时间。
运行在DR模式
在DR模式中，多路分解器输入时钟可以运行在高达2 GHz在1： 8的比例或在11千兆赫： 4的比例。
这两种情况在下面的时序图描述。
图26 。
在DR模式同步复位操作， 1 ： 4的比例， 1GHz的（全速） - 工作原理
Fs
SYNC_RESET
34
TS81102G0
2105C–BDC–11/03
