位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第284页 > S71PL032J08-0B > S71PL032J08-0B PDF资料 > S71PL032J08-0B PDF资料1第148页
A D V A N权证
我N· R M一T I O 4 N
读/写时序
t
WC
地址
t
姜查
CE1#
t
CP
WE＃
t
CP
t
AS
写地址
t
CW
t
WR
t
ASC
t
RC
阅读地址
t
CE
t
姜查
UB ＃ ， LB ＃
t
OHCL
OE ＃
t
CHZ
t
OH
DQ
读取数据输出
注意事项：
1.该时序图假定CE2 = H 。
2.写地址是有效的从任一CE1 ＃或WE ＃最后下降沿。
t
DS
t
DH
t
CLZ
t
OH
写数据输入
图70 。
读/写时序＃1-1 （ CE1 ＃控制）
t
WC
地址
t
姜查
CE1#
t
CP
WE＃
t
WP
t
CP
t
AS
写地址
t
WR
t
ASC
t
RC
阅读地址
t
CE
t
姜查
UB ＃ ， LB ＃
t
OHCL
OE ＃
t
CHZ
t
OH
t
OE
t
DS
t
DH
t
OLZ
t
OH
DQ
读取数据输出
注意事项：
1.该时序图假定CE2 = H 。
2. OE ＃可以写入操作过程中是固定的低，如果是在读 - 写 - 读序列CE1 ＃控制的写。
写数据输入
读取数据输出
图71 。
148
读/写时序＃1-2 （ CE1 ＃ / WE＃ / OE ＃控制）
PSRAM类型7
2004年pSRAM_Type07_13_A1 11月2日，
