A D V A N权证
我N· R M一T I O 4 N
t
WC
地址
CE1#
低
t
WR
WE＃
t
AS
磅＃
t
BS
UB ＃
t
DS
DQ1-8
（输入）
DQ9-16
（输入）
t
DH
t
BH
t
AS
t
BW
t
WHP
t
BS
地址有效
t
WC
地址有效
t
WR
t
BH
t
BW
有效的数据输入
t
DS
t
DH
有效的数据输入
注意：
该时序图假定CE2 = H和OE ＃ = H 。
图68 。
写时序＃ 3-3 （ WE＃ / ＃ LB / UB ＃字节写入控制）
t
WC
地址
CE1#
低
地址有效
t
WC
地址有效
WE＃
t
AS
磅＃
t
BWO
DQ1-8
（输入）
t
AS
UB ＃
t
DS
DQ9-16
（输入）
t
DH
t
DS
t
DH
t
BW
t
WR
t
必和必拓
t
DS
t
DH
t
AS
t
BW
t
WR
有效
数据输入
有效
数据输入
t
BW
t
WR
t
必和必拓
t
AS
t
BWO
t
BW
t
DS
t
WR
t
DH
有效
数据输入
有效
数据输入
注意：
该时序图假定CE2 = H和OE ＃ = H 。
图69 。
写时序＃ 3-4（ WE＃ / ＃ LB / UB ＃字节写入控制）
2004年11月2日pSRAM_Type07_13_A1
PSRAM类型7
147
