位置：首页 > IC型号导航 > 首字符5型号页 > 首字符5的型号第560页 > 5962-9750701HXC > 5962-9750701HXC PDF资料 > 5962-9750701HXC PDF资料1第6页
AD14060/AD14060L
串口
多链路端口引导
SHARC处理器的串行端口提供了一种廉价的界面到
各种数字和混合信号外设。每
SHARC处理器具有两个串行端口。该AD14060 / AD14060L提供
直接访问每个SHARC处理器的串行端口1 。串口0
乘巴士是一起普通的每个SHARC ，并带来
关闭模块。
串行端口可在模块的完整的时钟速率下，
提供各自具有40兆比特/秒的最大数据速率。不知疲倦
悬垂发送和接收功能提供更灵活的
通信。串行端口数据可以自动反
ferred和从通过DMA上的SHARC存储器，并且每个
串行端口提供了时分复用（ TDM）的多
渠道模式。
串行端口可以与小端或大端操作
传输格式，与字长3位可选
32位。他们提供了可选择的同步和发送模式
以及可选
μ律
或A - law压扩。串口时钟
和帧同步信号可在内部或外部产生的。
引导程序
引导，也可以从单个源通过完成
链路端口。连接缓冲区4 ，必须始终用来引导。
要同时启动所有的ADSP- 21060s的，并行
常见的连接，可通过链路端口4在每个
该处理器。或者，使用菊花链连接存在
处理器的连接端口之间，每个ADSP - 21060可以开机
下一个又将。在这种情况下，链接任务寄存器
（ LAR ）必须通过编程来配置内部链路端口
与连接缓冲区4 。
多引导从外部存储器
那么如果外部存储器包含复位后的程序，
SHARC_A应设置为
不开机
模式;它将开始EX-
从地址×0040 0004外部存储器ecuting 。当
启动完成后，其他的ADSP- 21060s可以引导
通过SHARC_A如果他们设置为主机启动，也可以
开始执行的外部存储器，如果他们被设置为
no
BOOT
模式。多处理器总线仲裁将使该启动
发生在有条不紊地进行。
主处理器接口
该AD14060 / AD14060L支持自动下载
下面的程序上电或软件复位。 SHARC处理器
提供了四个选项程序启动： 1 ）从8位
EPROM ; 2）从一个主处理器; 3）通过链路端口;
4）没有启动。在不开机状态下， SHARC处理器开始执行
说明从地址×0040 0004在外部存储器中。
引导模式通过以下信号的状态：
BMS ， EBOOT ，并LBOOT 。
在AD14060 / AD14060L ， SHARC_A的引导模式是另行
得非常好控制的，而SHARC处理器B，C和D被控制为
的基团。有了这种灵活性，在AD14060 / AD14060L可以
配置在任何下面的方法进行引导。
多主机引导
该AD14060 / AD14060L的主机接口可以很容易地CON-
nection标准的微处理器总线， 16位和32位
位，以很少的附加硬件。异步
传输速度高达模块的全时钟速率是
支持。主机接口是通过AD14060访问/
AD14060L外部端口是内存映射到单向
田间地址空间。可用于四个通道的DMA
主机接口;代码和数据传输来实现与
低软件开销。
主处理器要求AD14060 / AD14060L对外
总线与主机总线请求（HBR ），主机总线授权（ HBG ） ，
并准备好（ REDY ）信号。主机可以直接读取和写入
在SHARC处理器的内部存储器中，并且可以访问的DMA
通道设置和邮箱寄存器。向量中断支持
提供主机命令的有效执行。
直接存储器访问（DMA ）控制器
每次从主机启动多个ADSP- 21060处理器，
ADSP - 21060必须有它的EBOOT ， LBOOT和BMS引脚
配置为主机启动： EBOOT = 0， LBOOT = 0，并
BMS = 1后，系统上电时，每一个ADSP - 21060将在
空闲状态和
BRX
总线请求线将被拉高。
主机必须断言
HBR
输入并引导每个ADSP- 21060
通过认定的CS引脚和下载说明。
多EPROM引导
该SHARC处理器的片上DMA控制逻辑允许零开销
数据传输，无需处理器干预。在DMA CON-
控制器独立工作无形中给每个SHARC处理器
处理器内核，允许DMA操作的发生，而芯
同时执行的程序指令。
DMA传输可以SHARC内存之间发生
与任一外部存储器，外围设备或主机
处理器。 DMA传输也能之间的SHARC的发生
内部存储器和串行端口或链路端口。 DMA传输
外部存储器和外部外围设备之间FERS
另一种选择。外部总线的包装，以16,32或48位字
在DMA传送的处理。
可在十个通道的DMA SHARC处理器- 2通过
链路端口，4个通过串行端口和4通过处理器的
外部端口（对于主机处理器，其他SHARC处理器，存储器，
或者I / O传输） 。四个额外的链接端口DMA通道
串行端口1和外部端口共享。程序可以
下载到使用DMA传输的SHARC处理器。异步
关闭模块外设可以控制使用两个DMA通道
DMA请求/格兰特线（ DMAR1-2 ，
DMAG1-2).
其他
DMA功能包括完成时产生中断
DMA传输和DMA链接自动链接的DMA
接送。
–6–
REV 。一
有启动多处理器系统的两种方法
从EPROM 。
SHARC_A引导，然后将引导其他人。
该
在SHARC_A EBOOT引脚必须设置为高EPROM
引导。所有其他ADSP - 21060s应该用于主机配置
引导（ EBOOT = 0， LBOOT = 0，和BMS = 1） ，这
使他们在空闲状态时启动，并允许SHARC_A
成为总线主机和引导自己。只有BMS引脚
SHARC_A被连接到芯片选择的EPROM中的。
当SHARC_A完成引导，它可以启动重
maining ADSP- 21060s通过写自己的外部端口DMA
通过多处理器存储空间的缓冲区0 （ EPB0 ） 。
所有ADSP - 21060s引导依次从单个EPROM 。
从每个ADSP- 21060的BMS信号可能是线或
在一起来驱动的EPROM芯片选择管脚。每
ADSP- 21060可以依次启动，根据其优先级。当
最后一个完成引导，则必须告知其他人
（其可以是在空闲状态），该程序的执行可以开始。
