位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第232页 > HYS72D128521GR-8-B > HYS72D128521GR-8-B PDF资料 > HYS72D128521GR-8-B PDF资料1第6页
HYS 72Dxx5xxGR -7F / 7/8 -B的
注册的DDR- SDRAM我模块
VSS
RS0B
RS0A
DQS0
的DQ
DQ0
DQ1
DQ2
DQ3
I / O
I / O
I / O
I / O
0
1
2
3
CS
D0
DM
DM0/DQS9
DQ4
DQ5
DQ6
DQ7
的DQ
CS
I / O 0
I / O 1
D9
I / O 2
I / O 3
DM
DQS1
DQ8
DQ9
DQ10
DQ11
的DQ
I / O 0
I / O 1
I / O 2
I / O 3
的DQ
I / O 0
I / O 1
I / O 2
I / O 3
的DQ
I / O 0
I / O 1
I / O 2
I / O 3
CS
D1
DM
DM1/DQS10
DQ12
DQ13
DQ14
DQ15
的DQ
I / O 0
I / O 1
I / O 2
I / O 3
的DQ
DQ20
DQ21
DQ22
DQ23
I / O 0
I / O 1
I / O 2
I / O 3
的DQ
I / O 0
I / O 1
I / O 2
I / O 3
CS
D10
DM
DQS2
CS
DM
DQ16
DQ17
DQ18
DQ19
DM2/DQS11
CS
D11
DM
D2
DQS3
CS
D3
DM
DQ24
DQ25
DQ26
DQ27
DM3/DQS12
CS
D12
DM
DQ28
DQ29
DQ30
DQ31
DQS4
DQ32
DQ33
DQ34
DQ35
的DQ
I / O 0
I / O 1
I / O 2
I / O 3
的DQ
I / O 0
I / O 1
I / O 2
I / O 3
的DQ
I / O 0
I / O 1
I / O 2
I / O 3
CS
D4
DM
DM4/DQS13
DQ36
DQ37
DQ38
DQ39
DM
的DQ
I / O 0
I / O 1
I / O 2
I / O 3
的DQ
I / O 0
I / O 1
I / O 2
I / O 3
CS
D13
DM
VDDSPD
EEPROM
VDD ， VDDQ
VREF
V SS
DM
D0 - D17
D0 - D17
D0 - D17
表带：见注4
DQS5
CS
D5
DQ40
DQ41
DQ42
DQ43
DM5/DQS14
DQ44
DQ45
DQ46
DQ47
CS
D14
V DDID
DQS6
CS
D6
DM
DQ48
DQ49
DQ50
DQ51
DM6/DQS15
DQ52
DQ53
DQ54
DQ55
串行PD
DM
SCL
A0
A1
A2
SDA
CS
的DQ
I / O 0
I / O 1
D15
I / O 2
I / O 3
SA0 SA1 SA2
DQS7
的DQ
DQ56
DQ57
DQ58
DQ59
I / O
I / O
I / O
I / O
0
1
2
3
CS
D7
DM
DM7/DQS16
DQ60
DQ61
DQ62
DQ63
DM
的DQ
I / O 0
I / O 1
I / O 2
I / O 3
的DQ
I / O 0
I / O 1
I / O 2
I / O 3
CS
DM
D16
注意事项：
1. DQ到I / O接线可一个字节中的变化。
2. DQ / DQS / DM / CKE / S的关系必须是
保持如图所示。
3. DQ ， DQS ，联系地址和控制电阻： 22欧姆。
4. VDDID表带连接
表带OUT （ OPEN ） ： VDD = VDDQ
后面的5 SDRAM放置交替
和DIMM的前面。
DQS8
CB0
CB1
CB2
CB3
CS0
BA0-BA1
A0-A11,A12
RAS
CAS
CKE0
WE
PCK
PCK
的DQ
I / O 0
I / O 1
I / O 2
I / O 3
CS
DM8/DQS17
CB4
CB5
CB6
CB7
CS
D17
DM
D8
R
E
G
I
S
T
E
R
RS 0 -> CS ： SDRAM的D0 -D17
RBA0 - RBA1 -> BA0 - BA1 ： SDRAM的D0 -D17
RA0 - RA11 ， RA12 -> A0 -A11 ， A12 ： SDRAM的D0 - D17
RRAS -> RAS ： SDRAM的D0 - D17
RCAS -> CAS ： SDRAM的D0 - D17
RCKE0A -> CKE ： SDRAM的D0 - D8
RCKEB -> CKE ： SDRAM的D9 - D17
CK0 ， CK 0 --------- PLL *
RWE -> WE： SDRAM的D0 - D17
*每个时钟负载表/接线图线
RESET
框图：一是银行64M X 72的DDR - SDRAM我DIMM模块（ x4的补偿。 ）
HYS72D64500GR对原插件M
在网络连接霓虹灯技术
6
2002-08-16 (0.91)
