位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第232页 > HYS72D128521GR-8-B > HYS72D128521GR-8-B PDF资料 > HYS72D128521GR-8-B PDF资料2第6页
HYS72D[128/64/32]5[00/20/21]GR–[7F/7/8]-B
注册的DDR SDRAM模块
概观
1
1.1
概观
特点
184引脚注册的8字节双列直插式
DDR SDRAM模块“1U ”PC ，工作站和服务器主内存的应用
一个等级32M
×
72, 64M
×
72和两个128M行列
×
72组织
JEDEC标准的双数据速率同步DRAM （ DDR SDRAM ），用一个单一的+ 2.5 V （ ± 0.2 V）电源
供应
建立与DDR SDRAM的66引脚TSOPII封装
可编程CAS延迟，突发长度和换行序列（序列&交错）
自动刷新（ CBR）和自刷新
所有输入和输出SSTL_2兼容
重新驱动器使用的寄存器和PLL器件所有的输入信号。
串行存在检测为E
2
舞会
薄型模块的外形尺寸：
133.35 mm
×
30,48 mm (1.2”)
×
4.00 mm
（ 6,80毫米堆叠元件）
基于JEDEC标准参考卡的布局原卡L，M ，N
镀金触点
性能
–7F
DDR266F
PC2100
FCK
FCK
143
133
–7
DDR266A
PC2100
143
133
–8
DDR200A
PC1600
125
100
单位
–
–
兆赫
兆赫
表1
产品型号代码的运行速度
模块速度等级
组件模块
马克斯。时钟
频率
@ CL = 2.5
@ CL = 2
1.2
描述
该HYS72D [ 128/64/32 ] 5 [ 00/20/21 ] GR- [ 7F / 7/8 ] -B是标准注册DIMM的低调版本
模块， 1.2“英寸（ 30,48毫米），高度为1U服务器应用程序。低调DIMM版本可供选择
为32M
×
72 （ 256MB ） ， 64M
×
72 （ 512MB ）和128M
×
72 （ 1 GB ） 。
存储器阵列的设计与双数据速率同步DRAM的ECC应用。所有的控制和
地址信号重新驱动使用的设备寄存器和PLL的时钟分配的DIMM 。这将减少
电容性负载到系统总线，但增加了一个周期的SDRAM的定时。各种去耦电容
安装在PC板上。该功能的DIMM串行存在检测基于串行é
2
使用PROM设备
2针I
2
C协议。前128字节被编程的配置数据和第二128字节是
提供给顾客。
数据表
6
牧师1.03 2004-01
