位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第1069页 > HYS72D128300GBR > HYS72D128300GBR PDF资料 > HYS72D128300GBR PDF资料2第22页
HYS72D[128/256][300/320/321/500][GBR/HR]-[5/6/7/7F]-B
录得双数据速率SDRAM模块
电气特性
表13
参数
AC时序 - 绝对规格-7 / -7F
符号
分钟。
–7F
DDR266
马克斯。
分钟。
–7
DDR266A
马克斯。
ns
ns
2)2)3)3)4)4)5)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
单位注/
条件
1)1)
从CK / CK DQ输出访问时间
从CK / CK DQS输出访问时间
CK高电平宽度
CK低电平宽度
时钟半周期
时钟周期时间
t
AC
t
DQSCK
t
CH
t
CL
t
HP
t
CK
–0.75 +0.75
–0.75 +0.75
0.45
0.45
7.5
7.5
0.55
0.55
12
12
—
—
—
—
–0.75 +0.75
–0.75 +0.75
0.45
0.45
7.5
7.5
0.5
0.5
2.2
1.75
0.55
0.55
12
12
—
—
—
—
t
CK
t
CK
ns
ns
ns
ns
ns
ns
ns
ns
ns
分钟。 （
t
CL
,
t
CH
)
分钟。 （
t
CL
,
t
CH
)
CL = 2.5
2)3)4)5)
CL = 2.0
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)6)
2)3)4)5)6)
2)3)4)5)7)
2)3)4)5)7)
2)3)4)5)
t
DH
DQ和DM输入建立时间
t
DS
控制和地址。输入脉冲宽度（每个输入）
t
IPW
DQ和DM输入脉冲宽度（每个输入）
t
DIPW
从CK / CK数据输出高阻抗的时间
t
HZ
从CK / CK数据输出低阻抗时间
t
LZ
写命令1
st
DQS闭锁过渡
t
DQSS
DQS -DQ歪斜（ DQS和DQ相关
t
DQSQ
DQ和DM输入保持时间
信号）
0.5
0.5
2.2
1.75
–0.75 +0.75
–0.75 +0.75
0.75
—
—
1.25
+0.5
+0.5
+0.75
+0.75
–0.75 +0.75
–0.75 +0.75
0.75
—
—
—
—
1.25
+0.5
+0.5
+0.75
+0.75
t
CK
ns
ns
ns
ns
ns
TFBGA
2)3)4)5)
TSOPII
2)3)4)5)
数据保持倾斜因子
t
QHS
—
—
TFBGA
2)3)4)5)
TSOPII
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)8)
2)3)4)5)9)
2)3)4)5)
t
QH
DQS输入低（高）脉冲宽度（写周期）
t
DQSL ，H
DQS下降沿到CK建立时间（写周期）
t
DSS
DQS从CK的下降沿保持时间（写周期）
t
DSH
模式寄存器设置命令周期时间
t
MRD
写序言建立时间
t
WPRES
写后同步
t
WPST
写序言
t
WPRE
地址和控制输入建立时间
t
IS
DQ / DQS输出保持时间
t
HP
–
t
QHS
0.35
0.2
0.2
2
0
0.40
0.25
0.9
—
—
—
—
—
0.60
—
—
t
HP
–
t
QHS
0.35
0.2
0.2
2
0
0.40
0.25
0.9
—
—
—
—
—
0.60
—
—
t
CK
t
CK
t
CK
t
CK
ns
t
CK
t
CK
ns
快速转换
率
3)4)5)6)10)
0.9
—
0.9
—
ns
慢速回转
率
3)4)5)6)10)
数据表
22
修订版0.5 ， 2003-12
