SO
SI
OPORT0 - 7
SCK
/ CS
YSS902
框图
控制信号的
控制信号的
控制寄存器
IPORT0 - 7
/ CSB
SCK
SI
微处理器
接口
系数/
程序RAM
/SDBCK0
SDBCK1
SDWCK1
SDBCK0
SDWCK0
SDOACKSEL
L，R
SDIBCKSEL
SDOBCKSEL
SDOB0
SDIA0
LS ， RS
解码器
24 * 16
DSP子
SDOB1
24 * 24
主DSP
SDIB接口
输入缓冲器
AC- 3 /定向逻辑
SDOB接口
SDOA接口
可持续发展影响评价界面
SDIASEL
C， LFE
SDIBSEL
SDIA1
SDOB2
STREAM0
-
7
工作时钟
(25MHz)
外部RAM
接口
数据RAM
内存延迟
ERAMUSE
CRC
SURENC
卡拉OK
MUTE（静音）
CRC
NONPCM
PLL
XI
XO
CPO
SDIB2
SDIB1
SDIB0
RAMD0
-
7
OVFB
RAMA0
-
16
RAMOEN
RAMWEN
RAMCEN
SDOA2
SDOA1
SDOA0
5
