位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第672页 > ISPPAC-CLK5620V-01TN48I > ISPPAC-CLK5620V-01TN48I PDF资料 > ISPPAC-CLK5620V-01TN48I PDF资料1第20页
莱迪思半导体公司
图14. LVCMOS / LVTTL输入接收器CON组fi guration
ispClock5600
信号
REFA +
ispClock5600系列数据手册
单端
接收器
无连接
REFA-
R
T
开放
无连接
REFVTT
HSTL ， SSTL2 ， SSTL3
接收机应设置为HSTL / SSTL模式，和输入信号应被馈送到输入的“+”端子
对。在“ - ”输入端应连接到相应的V
REF
值和关联的REFVTT或FBKVTT
端应该连接到V
TT
终止供应。正输入端的终端电阻应参与和
设置为50Ω 。图15示出一个适当的CON组fi guration 。请参阅“推荐工作条件 -
在此数据表V的合适的值支持的逻辑标准“表
REF
和V
TT.
需要注意的重要一点是，终止用品必须具有低阻抗，并且能够既源
和吸收电流没有经历
的波动。
这些要求通常排除使用一个电阻性的
分压网络，它具有一个阻抗相媲美的电阻器中使用的商品型线性电压，或
监管机构，它只能源电流。制定必要的终止电压，最好的办法是用
调节器具体来说为此目的而设计。因为SSTL和HSTL逻辑通常用于高性
曼斯存储器总线，一个合适的终端电压源是常在系统中已经可用。
图15. SSTL2 ， SSTL3 ， HSTL接收器CON组fi guration
ispClock5600
信号
REFA +
迪FF erential
接收器
在VREF
REFA-
50
VTT
关闭
REFVTT
开放
20
