Z
ILOG
Z53C80 SCSI
引脚说明
微处理器总线
A2-A0
地址线
（输入） 。地址线用于
访问与/ CS所有内部寄存器， / IOR和/ IOW 。
/ CS
/片选
（输入，低电平有效） 。 / CS ，一起
与/ RD或/ WR ，能够通过选择内部寄存器
A2 A0，可以读出或写入。 / CS和/ DACK必须
永远不会同时处于活动状态。
/ DACK
/ DMA应答
（输入，低电平有效） 。 / DACK ，在
用/ IOR和/ IOW结合，用于使能阅读
或写入SCSI I / O数据寄存器中的DMA时
模式。当DRQ也承认，字节有
被成功地传输到或从DMA控制器
此信号被置位。 / DACK和/ CS必须永远
同时有效。
DRQ
DMA请求
（输出，高电平有效） 。该信号是
断言，当芯片准备一个数据字节传送到
与来自DMA控制器。 DMA请求将
声称只有在DMA模式位（寄存器2 ，第1位）设置。
转移是在接收/ DACK信号的完整。
D7-D0
数据线
（双向，三态，高电平有效） 。
该数据总线线路携带的数据和命令，并从
SCSI 。 D7是该总线的最显著位。
/ EOP
进程/结束
（输入，低电平有效） 。要终止
DMA传送时，该信号被断言。当前字节
被转移，但没有额外的字节，如果将请求
在DMA周期有效。 / EOP可以用来
产生一个中断时，从一个DMA接收它
控制器。
/ IOR
/ I / O读
（输入，低电平有效） 。这个信号被用来
读取/ CS和A2 - A0选择的内部寄存器。该
输入数据寄存器，也可以用该信号选择
当/ DACK有效期间DMA传输。
/ IOW
/ I / O写
（输入，低电平有效） 。这个信号被用来
写由/ CS和A2 - A0选择的内部寄存器。该
输出数据寄存器，也可以用该信号选择
在DMA传输带/ DACK使用时。
IRQ
中断请求
（输出，高电平有效） 。 IRQ提醒
微处理器的一个错误条件或事件的完成。
大多数中断都是单独屏蔽。
准备
准备
（输出，高电平有效） 。这个信号可以是
用于控制块的数据传输交换信号
模式的DMA传输。 READY被认定，以表明
该芯片已准备好传输数据，并经过保持假
转移至芯片已准备好为另一个DMA传输。
READY总是断言，当DMA模式位是
零。
/ RESET
/ RESET
（输入，低电平有效） 。 / RESET清除所有
寄存器，并具有经SCSI / RST信号的任何影响。
因此，它不会重置SCSI总线。
PS97SCC0200
5
