Z
ILOG
/DB7-/DB0,
/ DBP
/ ACK
Z53C80 SCSI
/ ATN
/ BSY
/味精
I //
//
/ REQ
/ RST
/ SEL
48毫安SCSI收发器
/ IOR
/ IOW
/ CS
/ RESET
A2-A0
D7-D0
CPU总线
接口
接口
控制
逻辑
数据
输入
注册
数据
产量
注册
DMA
逻辑
打断
逻辑
控制
注册
准备
/ DACK
/ EOP
DRQ
图2a。 SCSI框图
IRQ
D7-D0
A2-A0
/ IOR
/ IOW
/ CS
/ RESET
/ DACK
/ EOP
/ DB7- / DB0 ， / DBP
/ ACK
/ ATN
/ BSY
/味精
Z53C80
SCSI
I //
//
/ REQ
DRQ
准备
IRQ
GND
/ RST
/ SEL
VCC
图2b 。 SCSI引脚功能
PS97SCC0200
3
