ZL50030
数据表
在基准开关，状态机模块首先改变DPLL的从正常到的模式
保持模式。在保持模式下， DPLL不再使用的虚拟参考信号，但会产生很
使用存储技术准确输出。
这是因为输入参考从偏移控制电路来是异步中所用的采样时钟
MTIE的电路，相位误差可以选择的输入参考信号与输出信号之间存在
DPLL 。在最坏的情况下，最大时间间隔误差（MTIE ）是内部使用的时钟周期的一个周期
（ 65.536兆赫，如果所选择的基准频率是8kHz ， 2.048 MHz和8.192 MHz和49.408兆赫，当
选择的参考频率为1.544兆赫） 。此相位误差的差值之间的相位函数
在参照重排的两个输入参考信号。每次一个参考开关制成，该延迟
的输入信号和输出信号可以改变之间。该延迟的值是错误的积累
每个参考切换时测得的。很多交换机从一个引用到另一个，之间的延迟之后
选择输入参考和DPLL输出时钟会变得不可接受的大。用户应提供
MTIE复位（设在DOM2寄存器高MRST位）使输出时钟对齐到的最近的边缘
选择输入的参考。所以建议MTIE的是后多个参考次切换和复位
设备回退到其初始参考。该MTIE
必须
被保持在复位模式时ZL50030是操作
在从模式。
17.3
相位检测器
所述相位检测电路从MTIE电路的虚拟参考信号与反馈信号进行比较
从频率选择MUX电路相对于它们的上升沿，并提供一个误差信号
对应于这两者之间的相位差。这个误差信号被传递到相位偏移加法器
电路。在频率选择MUX允许适当的反馈信号来进行选择（如8千赫， 1.544兆赫，
2.048 MHz或8.192兆赫） 。
17.4
相位偏移加法器
相位偏移加法电路增加了PHASE_OFFSET字（比特DPLL输出调节POS6 ， POS0
注册 - 请参阅表22 50页）从相位检测电路的误差信号来创建最终的相位误差。
该值被传递到相位斜坡限制器电路。该PHASE_OFFSET字可以是正的或负的。
由于PLL将稳定到的情况下的相位的和的平均偏移字和相位
检测器输出为零，在相位偏移加法器电路的输入非零值将导致一个静态相位
DPLL的输入和输出信号之间的偏移量。
加上偏移控制位（ SKC2-0 ） ，用户可以设定一个静态相位-960纳秒之间的偏移
990纳秒，如果DPLL的选择输入参考要么是8 kHz或2.048兆赫。如果所选择的基准是
1.544 MHz的可编程相位偏移为-1.27之间
s
和1.30
s.
对于可编程范围
如上所述，该分辨率是每步1.9纳秒。请参阅第50页的表22的DPOA寄存器的内容。
当DPLL的选择输入参考频率为8.192兆赫（ “A时钟”或“B时钟”被选作
的参考文献） ，所述相位偏移加法器被旁路。所述相位检测电路的输出被直接连接
到相位斜坡限制器电路的输入端。当一个8.192 MHz的时钟（ C8_A_io或C8_B_io ）被用作
在二级主或从模式参考， H.110标准要求的输出时钟总是
遵循上的边缘到边缘的基础上输入的参考，因此不需要静态相位偏移。
17.5
相位斜率限制器
该限幅器从相位偏移加法器电路接收所述误差信号，并确保DPLL的响应所有
输入瞬态条件下，每125美国7.6 ns的最大输出相位斜率。因为这个斜率，所述
ZL50030是81纳秒每通过Telcordia的GR- 1244 -CORE指定1.326毫秒的最高阶段斜度内
标准。
在保持模式下的频率稳定性是
±0.07
ppm时，它转换到最坏情况的49帧（ 125
s)
卡瓦
在24个小时。这是比所述的Telcordia GR- 1244 -CORE阶层3要求更好
±0.37
PPM （ 255帧滑动
每24小时）。
28
卓联半导体公司
