80C86
在响应序列（图5）的处理器exe-
cutes两个连续（备份到后端）中断应答
周期。在80C86发出LOCK信号（最大模式）
从网络连接第一个总线周期T2 ，直到第二的T 2。当地
公交车“HOLD”请求将不予受理，直到结束
第二总线周期。在第二个总线周期，一个字节被供给
到80C86由82C59A中断控制器，其iDEN的
TI科幻上课的中断源（类型） 。该字节乘以
通过4和用作指针进入中断向量的查找
表。一个INTR信号离开HIGH将不断回应
到内部的使能位和采样周期的限制。
中断返回指令包括一个Flags
弹出返回原来的状态中断使能
位，当它恢复的标志。
T1
ALE
AX
LOCK
BX
CX
DX
INTA
SP
AD0-
AD15
FL燕麦
TYPE
向量
BP
SI
DI
堆栈指针
基址指针
来源索引
目标索引
AH
BH
CH
DH
AL
BL
CL
DL
累加器
BASE
算
数据
T2
T3
T4
TI
T1
T2
T3
T4
通过测试外同步
作为替代中断时， 80C86提供了一个单一
软件测试的输入引脚（TEST） 。这个输入被利用
执行WAIT指令。单等待指令
重复执行，直到测试输入变为有效（低电平） 。
等待执行不消耗总线周期一次
队列已满。
如果等待执行过程中发生的局部总线请求，
80C86三州所有输出驱动器，而输入和I / O
销被保持在有效的逻辑电平由内部总线保持电路。
如果中断被允许，将80C86将识别中断
并对其进行处理时，它重新获得对总线的控制。该
WAIT指令然后重新获取，并重新执行。
表4. 80C86注册
图5：中断应答序列
停止
当一个软件“叫停”指令被执行时处理
SOR表示它正在进入“暂停”状态的两个一
方法取决于哪种模式绑。在最小
模式下，处理器发出1 ALE没有符合条件的公交车
控制信号。在最大模式下处理器的问题
在S2，S1 ， S0适当的HALT状态和82C88总线
控制器发出1 ALE 。在80C86不会离开
当局部总线“持有”进入，而在“暂停”状态
“叫停” 。在这种情况下，处理器重新发出暂停indi-
示器在本地总线保持的端部。一个NMI或中断
请求（如果中断使能）或RESET将强制
80C86走出“暂停”状态。
FL AGS
H
IP
FL AGS
L
指令指针
状态标志
代码段
数据段
堆栈段
附加段
CS
DS
SS
ES
基本系统定时
典型的系统CON连接gurations在处理器运行
最小模式和最大模式示于图
图6A和6B分别。在最小模式中，MN / MX销
绑在VCC和处理器发出总线控制显
的NAL （如RD ， WR等）直接。在最大模式下，
MN / MX引脚接GND和处理器发出
编码状态信息，其中82C88总线控制器
用于生成多总线兼容总线控制信号。
图3示出的信号时序关系。
系统定时 - 最小系统
读周期开始于T 1与的断言
地址锁存使能（ ALE ）信号。尾随（低正在进行）
这个信号的边缘用来锁存的地址信息，
它是地址/数据总线（ AD0 - AD15 ）在此上有效
时间，到82C82 / 82C83锁存器。该BHE和A0信号
解决低，高或两个字节。从T1到T4的M / LO
信号指示存储器或I / O操作。在T2中，
地址是从地址/数据总线和总线除去
在最后一个有效的逻辑状态，通过内部总线保持召开
读/修改/写（信号量）
通过锁定操作
在LOCK状态的信息由处理器提供
当执行过程中，需要连续的总线周期
的指令。这使处理器per-的能力
形成上存储器的读/修改/写操作（通过
交易所注册的内存指令，例如）与 -
从另一个系统总线主控器接收中间的存储
周期。这是在多处理器系统CON连接gurations有用
完成“测试并设置锁定”操作。 LOCK信号是
激活（强制为低） ，在时钟周期的解码
软件“LOCK”预连接的X指令。它被停用的
该指令的最后一个总线周期之后朝“LOCK”端
预连接X指令。虽然锁定有效的一个RQ / GT的请求
销将被记录，然后在锁定的结束兑现。
3-153
