80C86
外部接口
处理器复位和初始化
处理器初始化或运行时与完成激活此
化RESET引脚（高） 。在80C86复位要求
为高电平的时间大于4 CLK周期。在80C86将termi-
在RESET和意志的高边沿内特操作
留只要RESET为高电平休眠状态。低正在进行
RESET过渡触发器内部复位序列
大约7个时钟周期。此期间之后，将80C86
能正常工作，在绝对的指令开始
位置FFFF0H 。 （参见图2）。 RESET输入在内部
同步到所述处理器的时钟。在初始化时， HIGH-
到低电平复位的转变必须发生不早于50微秒
（或4个CLK周期，以较高者为准），上电后，允许
在80C86的完成初始化。
NML不会先于第二CLK的周期后续识别
荷兰国际集团复位的结束。如果NML是断言早于9时钟
复位结束后的周期中，处理器可以执行一个
响应中断前的指令。
中断运营
中断业务分为两大类：软件或硬件
洁具启动。该软件启动的中断和软件
硬件中断方面的指令特定网络版
化设置说明。硬件中断可以分类网络版
非屏蔽或屏蔽。
中断导致控制权转移到一个新的程序某些地区可能
化。包含地址指针到256元的表
中断服务程序的位置驻留在某些地区的绝对
系统蒸发散0 3FFH ，它被保留用于此目的。
表中的每个元件的尺寸和对应的4个字节
到一个中断的“类型” 。一个中断装置供给的8位
中断响应序列中键入数字，
这是通过适当的元件，以用于将“载体”
新的中断服务程序的位置。所有FL AGS和两个
该代码段和指令指针寄存器被保存
作为LNTA序列的一部分。在exe-这些被恢复
cution中断返回（ IRET ）指令。
不可屏蔽中断（ NMI ）
所述处理器提供了一个单一的非屏蔽中断引脚
（NMI ），它具有更高的优先级比所述屏蔽中断
请求引脚（ INTR ） 。一个典型的应用是将激活
断电程序。在NMI是边缘触发一个低
到高的转变。这个销的激活使2型
中断。
NML需要具有一个持续时间中的高电平状态
大于2 CLK的周期，但不要求被同步
chronized到时钟。 NMI的任何积极的转变是
锁片上，并在当前的末端会被服务
指令或之间的嵌段型指令的全部移动
化。最坏的情况下响应NMI将是乘法，
除和可变移位指令。没有特定网络钙
化的低边沿的发生;它可能会出现
之前，期间或者NMI的服务之后。另一个积极的
如果它开始后发生的边沿触发另一个回应
在NMI的过程。该信号必须是自由的逻辑尖峰
在一般的，且无跳动对低边沿到
避免触发无关的反应。
可屏蔽中断（ INTR ）
总线保持电路
为了避免因浮动输入大电流条件
CMOS器件并消除不需要上拉/下拉电阻
“总线保持”电路已被用在80C86引脚2-16 ， 26-
32和34-39 。 （参见图4A和图4B）。这些电路
将保持最后有效的逻辑状态，如果没有驱动源
目前（即未连接引脚或驱动源，
进到一个高阻抗状态）。过驱动的“总线保持”税务局局长
cuits ，外部驱动器必须能够提供近似
三方共同400μA最小的水槽或源电流的有效输入
电压电平。由于这个“总线保持”电路被激活，而不是
“电阻”型元件，相关联的电源电流是
忽略不计，功耗显着降低时，
相比，使用的被动上拉电阻。
BOND
PAD
产量
司机
输入
卜FF器
输入
保护
电路
外
针
图4A 。总线保持电路的PIN 2-16 ， 34-39
BOND
PAD
产量
司机
V
CC
P
外
针
输入
卜FF器
输入
保护
电路
图4B 。总线保持电路的PIN 26-32
该80C86提供了一个中断请求输入（ lNTR ）
它可以在内部被屏蔽软件与复位 -
婷的中断使能FL AG （ IF ）状态位。中断
请求信号是触发电平。它是在内部同步
期间在CLK的高持续边缘的每个时钟周期。对
期间进行响应， lNTR必须存在（高）
当前指令的结束前的时钟周期或
的整体搬迁为块类型的指令结束。 lNTR
也可以在网络连接的第一个下降沿之后的任何时间除去
INTA信号。在中断响应序列进一步
中断被禁止。使能位被重置为部分
响应任何中断（ lNTR ， NMI ，软件中断或
单步） ，虽然标志位寄存器是automati-
美云推送到时处理的堆栈重新佛罗里达州ECTS状态
感器之前中断。直到旧标志位寄存器是
恢复时，使能位将为零，除非特定网络连接由美云设置
一个指令。
3-152
