位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第827页 > AT52BC6402AT > AT52BC6402AT PDF资料 > AT52BC6402AT PDF资料2第35页
AT52BC6402A(T)
避免时间
16兆位的PSRAM具有未被支撑在读出动作的定时。如果你的系
统具有短于T多个地址无效信号
RC
在超过48微秒，在读
操作其显示在异常定时，它需要一个正常的读出时序至少能很好地协同
荷兰国际集团48微秒这表明在可避免的时序（ 1 ）或切换CS1高（ >吨
RC
） 1
时间至少这表明在可避免的时序（ 2 ）
时序异常
CS1
PSWE
＆ LT ;吨
RC
> 48微秒
地址
避免时序（ 1 ）
CS1
PSWE
> 48微秒
＆ GT ;吨
RC
地址
避免时序（ 2 ）
＆ GT ;吨
RC
CS1
PSWE
＆ LT ;吨
RC
> 48微秒
地址
35
3441B–STKD–11/04
