AT52BC6402A(T)
写周期1 （ PSWE控制）
(1),(4),(5),(9),(10)
t
WC
地址
t
CW
t
WR
(2)
CS1
CS2
V
IH
t
AW
t
BW
UB ， LB
PSWE
高-Z
t
WHZ
(3)(8)
t
WP
t
AS
t
DW
数据有效
t
DH
t
OW
DATA IN
数据输出
(6)
(7)
写周期2 （ CS1控制）
(1),(4),(5),(9),(10)
t
WC
地址
t
AS
t
CW
t
WR
(2)
CS1
CS2
V
IH
t
AW
t
BW
UB ， LB
PSWE
高-Z
高-Z
t
WP
t
DW
t
DH
DATA IN
数据输出
注意事项：
数据有效
1.低CS1 ，低PSWE和低UB或LB的重叠期间，写操作
2. t
WR
是从CS1或PSWE变高到写周期的结束较早测量。
3.在此期间， I / O引脚处于输出状态，以使相位相反的输出的输入信号必须不
应用。
4.如果CS1 ， LB和UB低的转变同时发生的PSWE低电平的跳变或PSWE过渡期后，输出
看跌保持在高阻抗状态。
5.西班牙工人社会党连续低（ PSOE = V
IL
).
6.问（数据输出）是无效的数据。
7.问（数据输出）的下一个地址的读数据。
8.吨
WHZ
被定义为在所述输出达到高阻抗状态的时间。它没有被引用到输出电压
的水平。
9. CS1高为待机，低有效。
10.不要输入数据的I / O引脚，而它们在输出状态。
33
3441B–STKD–11/04
