位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1419页 > MH8S64AQFC-6L > MH8S64AQFC-6L PDF资料 > MH8S64AQFC-6L PDF资料1第19页
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH8S64AQFC -6 ， -6L ， -7 ， -7L ， -8 ， -8L
536,870,912位（ 8,388,608 - WORD 64位） SynchronousDRAM
写
写命令可以发给任何有效的银行。起始地址由A0-8指定
（ X16 ） 。第一输入数据设定为相同的周期的写。在连续的数据长度，以
写入是由突发长度限定。突发数据的地址序列被定义
在锉T类。一个写命令的一个ACT命令到后最小延迟时间
同银行的tRCD 。从最后一个输入数据到PRE命令，写恢复时间
（ tWR的）是必需的。当A10是在高一写命令时，自动预充电（ WRITEA ）是
进行。任何命令（读，写， PRE ， ACT ， TBST ）在同一家银行被禁止，直到
内部预充电已完成。内部预充电，最后输入后，开始在tWR的
数据周期。接下来的ACT命令（ BL + tWR的1 + tRP）内从后发出
以前WRITEA 。在任何情况下， tRCD的+ BL + tWR的-1 > tRASm中必须得到满足。
WRITE（ BL = 4）
CK
命令
法案
tRCD的
写
BL
Ya
0
00
tWR的
Da0
Da1
Da2
Da3
0
PRE
激进党
Xa
Xa
00
法案
A0-9, 11
A10
BA0,1
DQ
Xa
Xa
00
写带自动预充电（ BL = 4 ）
CK
命令
法案
tRCD的
写
BL
Ya
1
00
tWR的
Da0
Da1
Da2
Da3
激进党
Xa
Xa
00
法案
A0-9, 11
A10
BA0,1
DQ
Xa
Xa
00
内部预充电开始
MIT-DS-0374-0.3
三菱
电
( 19 / 55 )
22.Sep.2000
