位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第533页 > MH8D64AKQC-10 > MH8D64AKQC-10 PDF资料 > MH8D64AKQC-10 PDF资料1第20页
初步规格。
有些内容如有变更，恕不另行通知。
三菱的LSI
MH8D64AKQC-75,-10
536,870,912位（ 8,388,608 - WORD 64位），双数据速率同步DRAM模组
笔记
1.所有电压参考VSS 。
2.测试交流时间，国际直拨电话，以及电气，交直流两用的特点，可以在标称参考/电源进行
电压电平，但相关的规范和设备的运行被保证在指定的全电压范围。
3.交流时间和IDD测试可以使用VIL至VIH摆动至1.5V的测试环境，但是输入时间仍
参考VREF （或交叉点// CK ，CK） ，和参数规格都保证在指定
在正常使用条件下的交流输入电平。最小压摆率的输入信号的范围是1V / ns的
之间的VIL （AC）和VIH （AC） 。
4.交流和直流输入电平规格如SSTL_2标准定义（即接收器将有效切换
为渡交流输入电平信号的结果，并会保持原先的状态，只要信号不回铃
上（下）直流输入低（高）级。
5. VREF预计是等于0.5 * VDDQ传送设备的，并跟踪变化的DC电平
同样的。峰 - 峰值噪声VREF不得超过直流值的+/- 2 ％ 。
6. VTT不直接向设备施加。 VTT的是一个系统供应信号的端接电阻，有望被设置
等于VREF和必须跟踪变化的VREF的DC电平。
7. VID是在CLK的输入电平上和/ CLK的输入电平之间的差的量值。
8. VIX的值预计相当于0.5 *发送装置的VDDQ和必须跟踪变化的DC电平
相同。
9.启用芯片刷新和地址计数器。
10. IDD规范进行测试后，该设备已正确初始化。
11.这个参数进行采样。 VDDQ = 2.5V + 0.2V +/- ， VDD = 2.5V + 0.2V +/-中，f = 100MHz时，TA = 25
C
， VOUT （ DC ） =
VDDQ / 2 ， VOUT （峰峰值） = 25mV的， DM输入组合与I / O引脚 - 反映了一个事实，即他们是
匹配贴膜（旨在便利跟踪匹配的板级） 。
12. CLK // CLK输入参考电平（参考到CLK // CLK定时）是在该点CLK和/ CLK交叉;
比CLK // CLK的其它信号输入参考电平，为VREF 。
13.输入无法识别的有效期至VREF稳定。例外：在此期间前VREF稳定， CKE = <
0.3VddQ是公认的低。
14.吨HZ和TLZ跃迁发生在相同的访问时间窗作为有效数据的转换。这些参数不
引用一个特定的电压电平，但指定时，该设备的输出不再找到（HZ） ，或者开始驱动
（LZ） 。
15.最大限制这个参数不是一个设备的限制。该装置将使用这是一个更大的价值
参数，但系统性能（总线周转）将相应降低。
16.具体要求是， DQS有效（高，低，或在上一个有效过渡某些点）上或在此之前
CLK的边缘。一个有效的过渡被定义为单调的，并满足该设备的输入电压变化率规范。当
没有写以前在进步的公交车， DQS会从高阻为逻辑低电平转换上。如果先前
写正在进行中， DQS可以是高，低，或从高电平转换到低电平，此时，根据
tDQSS 。
17.最多八个自动刷新命令可以发布到任何给定的DDR SDRAM器件。
18. tXPRD应该是200器tCLK在不稳定CLK操作的情况在掉电模式。
19.命令/地址和CLK & / CLK摆率>1.0V /纳秒。
O
MIT-DS-0419-0.1
三菱
电
17.May.2001
20
