先进的硬件架构，公司
图2：
典型应用框图
编码器
数据源
A
8
通讯
8
解码器
8
AHA4012B
ECC协处理器
B
通道
1到x位宽
AHA4012B
ECC协处理器
8
数据接收器
C
块格式AT ：
系统
调节器
一个KDATA PLUS R“虚拟” BYTES
B KDATA PLUS R检查BYTES
KDATA BYTES
系统
调节器
2.3
信号说明
输出引脚
RDYIN就绪输入。表示该芯片的能力
接受数据输入的DI 。如果活跃， DSIN是
允许使输入数据的加载
在DI 。当处于非活动状态， DSIN被忽略。
信号是低电平有效。
DO [ 7 ： 0 ]数据输出。输出可用的字节
在这条总线。输出字节的值是
未定义如果RDYON处于非活动状态。需要
一个应答频闪， DSON ，在上升
时钟的边沿来增加内部
地址计数器和输出下一
的位置，在缓冲液中。 DO总线总是
驱动而不是由该装置三态。
RDYON就绪输出。这个输出引脚指示
芯片的能力，以产生输出数据。如果
活性， DSON中允许增加的
下一个数据的内部地址计数器
字节。当处于非活动状态DSON被忽略，
DO是不确定的。信号是低电平有效。
CRTN校正的。输出引脚激活时，
表示该块没有超过误差
阈值的设定由P.错误
阈值必须与被编程
相同的值作为校验码元的数量
R如果擦除未使用。该信号是
有效时，该第一消息字节中，X
K1
中，
该块是可用的出芯片。
在所有其他时间的信号是
未定义。信号有效用于至少一个
时钟。低电平有效。
ERR错误。输出引脚指示当前
值的DO [ 7 ： 0 ]是一个纠正的字节。
高电平有效。
输入引脚
DI [ 7：0]的数据输入总线。输入字节和擦除
被锁止在时钟的上升沿
当两个DSIN和RDYIN是活动的。如果
无论是DSIN或RDYIN处于非活动状态时， DI
和擦除被忽略。
DSIN数据输入选通。使数据从DI到
被加载到芯片中。当RDYIN是
活跃， DSIN活跃的上升
在时钟的边缘装载在所述输入数据
装置。 DSIN必须是活动的一个时钟
只有每个每个输入字节的优势。 DSIN是
忽略如果RDYIN是不活动的。信号
低电平有效。
DSON数据输出选通。该输入频闪
确认到芯片的数据
可在输出总线， DO ，一直
由系统接收。该设备采用
这种频闪递增其内部地址
反到下一个数据的位置。 DSON
必须是活动的只有每一个时钟沿
每个输出字节。如果DSON被忽略
RDYON是不活动的。低电平有效。
ERASE擦除输入的标志符号目前
DI 。信号为高电平有效。 ERASE信号
用于标识所有的校验字节为
擦除（虚拟校验字节）时
编码操作。它也被用来标记
这期间包含错误输入符号
解码。如果不使用，该信号连接到
地面上。
RSTN复位。输入引脚。当RSTN是活动的，
DSIN和DSON是无效的，该装置
强制所有的内部控制电路集成到一个
已知状态并初始化所有的数据路径
元素。 RSTN是活动期间，
初始化阶段。在这个阶段中，芯片
参数通过使用DI编程
和DSIN 。信号是低电平有效。
CLK时钟。系统时钟输入。请参阅
第4.4节
AC电气特性
对时钟要求。
第24 4
PS4012B-0100
