飞利浦半导体
产品speci fi cation
HD- CODEC
红色，绿色和蓝色信号分别从也被转换
数字到模拟的，每一个都提供一个10位的分辨率。
所有三个DAC的参考电流可以调节
单独地，以适应于不同的输出信号。
此外，所有的基准电流可以调节
通常，以补偿的公差小
芯片上的带隙参考电压。
可替换地，所有的电流可以被关闭，以减少
功耗。
所有三个输出可以被用来感测外部负载
（通常为75
)
在一个预先定义的输出。在一个标志
I
2
再FL ECTS C总线状态字节是否施加负载或
没有。自动读出模式也可以被激活，
它会立即显示任何75
负载在任何的
三路输出的专用中断引脚TVD 。
如果SAA7108AE ; SAA7109AE需要驱动一个
第二个（辅助） VGA显示器或高清电视，则DAC
接收从HD数据路径来的信号。在这
活动， DAC为主频为传入PIXCLKI
而不是27MHz的晶体时钟，在视频中使用
编码器。
8.15
高清数据路径
SAA7108AE ; SAA7109AE
可选地，该设备可以通过辅助触发
在通过PD7一个ITU-R BT.656数据流PD0代码。
的50和60赫兹只有垂直频率是允许用
在SAA7108AE ; SAA7109AE 。在从模式下，它不
可以锁定编码器，彩色载波的线
频率与PHRES位。
在（较常见）主模式下，时基
电路一直处于自由运行。该IC可以输出
脚FSVGC帧同步，引脚VSVGC垂直同步，一
在销HSVGC水平同步和复合消隐
信号引脚CBO 。所有这些信号都必须在限定
PIXCLK域。 HSVGC和VSVGC的持续时间是
固定的，它们是64的时钟HSVGC和1线VSVGC 。
领先的斜坡是在相位和极性可以是
编程。
输入线长度可被编程。字段长度
总是来自于编码器的字段长度和
正在使用的像素时钟频率。
CBO作为数据请求信号。电路接受
在CBO经过一个可编程的时钟数的输入数据
变为有效。这个信号是可编程的，并且有可能
调整以下（参照图49和50） ：
水平偏移
该行的有效部分的长度
从活动开始到第一个预期数据的距离
分别垂直偏移为奇数场和偶数场
每输入场的行数。
在大多数情况下，垂直偏移量为奇数场和偶数场
是相等的。如果它们不是，则偶数场稍后开始。
该SAA7108AE ; SAA7109AE亦会要求第一
在偶数场的输入线，请求的总数量
线将被偏移的差增加。
如上所述，该电路可被编程为接受
查找和光标数据中头两行的每个字段的。
定时发生器提供正常的数据请求脉冲
这些线路;的持续时间是一样的常规线路。
额外要求的脉冲将被抑制
LUTL设置为逻辑0 ;请参阅表143.其它垂直
时刻不要在这种情况下发生变化，所以第一个有效行
可以是2号，从0开始计数。
此数据通道可以使SAA7108AE ; SAA7109AE到
可以使用VGA或HDTV显示器。它接收它的数据
直接从光标发生器和支持RGB和
Y型P
B
-P
R
输出格式（RGB不为Y -P
B
-P
R
输入
格式） 。不结垢是在这种模式下完成的。
增益调整或者导致满级摆动到
数字 - 模拟转换器，或由一个减小的幅度
系数为0.69 。这能够被添加到同步脉冲
信号，因为它是必需的，要求信号的显示单元
与同步脉冲，无论是定期或3级同步。
8.16
时序产生器
该SAA7108AE的同步; SAA7109AE是
能够以两种模式进行操作;从模式和主
模式。
在从模式下，电路接收的同步脉冲
双向FSVGC （帧同步） ， VSVGC （垂直同步）
和HSVGC （水平同步）引脚：的极性
信号可以被编程。帧同步信号是唯一的
当输入信号是隔行扫描的，但在其它必要
情况下，也可以省略。如果在帧同步信号的存在，
有可能推导出垂直和水平相位
从它通过设置HFS和VFS的比特。 HSVGC和
VSVGC是没有必要在这种情况下，这样就有可能
切换销向输出模式。
2004年6月29日
23
