飞利浦半导体
产品speci fi cation
HD- CODEC
8.1
重设条件
SAA7108AE ; SAA7109AE
如果Y -C
B
-C
R
被应用作为一个27兆字节/秒的数据流，
输入格式化器的输出，可直接使用于
喂视频编码器块。
水平倍增经由输入支持
格式化。根据像素时钟的编程
分频器（见第8.10节） ，它会在上采样数据
流1
×,
2
×
或4
×
输入数据速率。可选
内插滤波器可用。时钟域过渡
由4个条目宽的FIFO其被初始化处理
每一个字段或显式的请求。旁路用于FIFO为
可用的，特别是对于高的输入数据速率。
8.3
RGB LUT
要激活复位脉冲2的晶体时钟至少
持续时间是必需的。
在上电复位（ RESET =低），加上一个额外的32液晶
时钟周期， FSVGC ， VSVGC ， CBO ， HSVGC和
TTX_SRES被设置为输入模式，并HSM_CSYNC和
VSM被设置为三态。复位也迫使我
2
C总线
接口以中止任何正在运行的总线传输，并将其设置成
接收状态。
复位后的I / O和其他功能的状态
通过捆扎引脚定义，直到我
2
C总线访问
重新定义了相应的寄存器;见表2 。
表2
捆扎销
针
FSVGC （引脚G1 ）
TIED
低
预设
NTSC M编码， PIXCLK
科幻TS 640
×
480显卡
输入
这个块的3个256字节的RAM可被寻址
由3个8位宽的信号，因此它可用于构建任何
转型，例如伽马校正的RGB信号。
在该索引颜色数据被施加的情况下，该
RAM的寻址平行。
所述查找表可以通过一个予加载
2
C总线写访问
或者可以是输入经由PD端口中的像素数据的一部分。
在后一种情况下， 256
×
3个字节用于R ，G和B的LUT是
预计在输入视频线，两条线的开始
已被定义为第一线活跃的前行，
直到一行的中间紧前面的第一
活动线路。第3个字节代表第一RGB LUT
数据，等等。
8.4
光标插入
高PAL B / G编码， PIXCLK
科幻TS 640
×
480显卡
输入
VSVGC （引脚F1 ）
低
4 ： 2 ： 2 Y -C
B
-C
R
图像
输入（格式0 ）
高级4： 4 ： 4 RGB图形输入
（格式3 ）
CBO （销G3 ）
低
解复用输入阶段：
LSB =低
高输入解复用阶段：
LSB = HIGH
HSVGC （引脚E3 ）
低
解复用输入阶段：
MSB =低
高输入解复用阶段：
MSB =高
TTXRQ_XCLKO2
（引脚C4 ）
低
从（ FSVGC ， VSVGC和
HSVGC是输入，内部
彩条是活动的）
A 32
×
32点光标可以覆盖作为选项;位
地图光标可以通过I上传
2
C总线写
访问特定的寄存器或在经由所述输入的像素数据
PD端口。在后一种情况下的256个字节定义光标
位图（每像素2比特）被立即预期
继线之前的过去的RGB LUT的数据
第一个有效行。
光标的位图被设置为：每个像素
占地2位。这些位的含义取决于
CMODE我
2
C总线的寄存器，如表5所述。
该输入像素被通过透明装置
通过时， “光标颜色”可以被编程
独立的寄存器。
位映像被存储，每个字节的4个像素，对准到
至少显著位。所以第一像素是在0和1位，则
在3和4位等下一个象素。第一个指标是
柱，随后的行;索引0,0是左上
角落。
高高手（ FSVGC ， VSVGC
和HSVGC是输出）
8.2
输入格式化
输入格式转换所有接受PD输入数据
格式，无论是RGB或Y -C
B
-C
R
到一个共同的内部
RGB或Y -C
B
-C
R
数据流。
当双沿时钟的情况下，该数据是在内部
分成部分PPD1和PPD2 。在时钟边沿
分配必须根据I被置
2
C总线控制
位插槽和EDGE进行正确的操作。
2004年6月29日
19
