位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第934页 > ADUC842BCP62-5 > ADUC842BCP62-5 PDF资料 > ADUC842BCP62-5 PDF资料1第75页
ADuC841/ADuC842/ADuC843
5第五部分
对于DV
DD
低于4.5 V时，内部POR持有的部分复位。
由于DV
DD
高于4.5伏时，内部定时器超时为
大约在部分之前128毫秒复位解除。该
用户必须确保电源已达到一个稳定的
这个时候， 4.75 V的最低水平。同样，在电源关闭，
内部POR持有复位的一部分，直到电源
已经低于1 V图83所示的操作
内部上电复位的细节。
4.75V
DV
DD
1.0V TYP
128ms
128ms
1.0V
到达目的地。例如，不要功率元件
在图84B的模拟侧DV
DD
因为这将
从DV力返回电流
DD
流经AGND 。另外，
尽量避免数字电流下的模拟电路流动，
如果用户将一个嘈杂的数字芯片上可能发生
左半边的板图84C 。只要有可能，应避免
大的不连续的接地平面（多个） （如那些形成
通过一个长迹在同一层上） ，因为它们迫使回
信号行进更长的路径。当然，让所有连接
系统蒸发散到接地平面直接，很少或根本没有跟踪
通过对地面分离从其销。
如果用户打算连接快速逻辑信号（上升/下降时间<
5纳秒）中的任何一个部分的数字输入，串联电阻应
添加到每个相关的行，以保持上升和下降时间较长
超过5纳秒的一部分的输入引脚。值100
或200
is
通常是足够的，以防止耦合高速信号
电容入部和从影响的精度
ADC转换。
国内
磁芯复位
图83.内部上电复位操作
接地和电路板布局建议
与所有的高分辨率数据转换器，特别注意
必须支付接地和ADuC841的PC板布局/
ADuC842 / ADuC843基础的设计，以达到最佳
从ADC和DAC的性能。虽然部分
有独立的引脚作为模拟地和数字地（ AGND和
DGND ） ，用户一定不要把这些两个单独的接地
层，除非两个地平面连接在一起
非常接近的部分，如图中的简化实例
图84A 。在系统中数字地和模拟地
被连接在一起的其他地方（例如，在
系统的电源），它们不能被重新连接的邻近的
由于接地环路部分将导致。在这些情况下，将所有的
部分的AGND和DGND引脚连接到模拟地平面，如
在图84B所示。在只有一个接地平面系统，
确保数字和模拟组件在物理上是
分离到电路板上，这样的数字分开两半
返回电流不会靠近模拟电路，反之亦然流动。
该器件可以被放置在数字和模拟之间
段，如图84c上。
在所有这些情况下，以及在更复杂的真实生活
应用程序，记住流过的电流从电源
再回到地面。确保所有电流的回流路径
是尽可能地接近，以使电流发生的路径
a.
PLACE模拟
组件
这里
AGND
PLACE数字
组件
这里
DGND
03260-0-096
b.
PLACE模拟
组件
这里
AGND
PLACE数字
组件
这里
DGND
c.
PLACE模拟
组件
这里
GND
PLACE数字
组件
这里
03260-0-083
图84.系统接地方案
第0版|第75页88
