位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第779页 > EVAL-ADuC7036QSPZ > EVAL-ADuC7036QSPZ PDF资料 > EVAL-ADuC7036QSPZ PDF资料1第12页
ADuC7036
表4. SPI从机模式时序相模式= 1
参数
t
SS
t
SL
t
SH
t
DAV
t
DSU
t
DHD
t
DF
t
DR
t
SR
t
SF
t
SFS
1
2
描述
SS到SCLK边缘
SCLK低电平脉冲宽度
1
SCLK高脉冲宽度
1
输出数据在SCLK下降沿有效
2
SCLK上升沿之前的数据输入建立时间
后SCLK边缘数据输入保持时间
2
数据输出下降时间
数据输出上升时间
SCLK上升时间
SCLK下降沿时间
SS后， SCLK边高
民
典型值
0.5 t
SL
（ SPIDIV + 1 ） ×吨
HCLK
（ SPIDIV + 1 ） ×吨
HCLK
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
(3 × t
UCLK
) + (2 × t
HCLK
)
0
4 × t
UCLK
3.5
3.5
3.5
3.5
0.5 t
SL
t
HCLK
取决于在POWCON MMR的时钟分频器（CD）的比特。吨
HCLK
= t
UCLK
/2
CD
.
t
UCLK
= 48.8纳秒。它对应于从PLL时钟分频器之前的20.48 MHz的内部时钟。
SS
t
SS
SCLK
（极性= 0 ）
t
SFS
t
SH
t
SL
t
SR
t
SF
SCLK
（极性= 1 ）
t
DAV
MISO
最高位
t
DF
t
DR
BITS [ 6:1 ]
最低位
MOSI
在MSB
BITS [ 6:1 ]
在LSB
07474-004
t
DSU
t
DHD
图4. SPI从机模式时序相模式= 1
版本C |第12页132
