AD5346/AD5347/AD5348
解码多个AD5346 / AD5347 / AD5348s
在这些设备上的CS引脚可以在应用程序中使用
解码数字的DAC 。在本申请中，所有的DAC的
系统接收相同数据和WR的脉冲，但仅在CS到
各DAC的一个将被激活，在任何一个时间，所以数据会只
被写入到DAC的CS为低。
该74HC139被用作一个2线至4线译码器，以解决
任何在系统中的DAC 。为了防止定时误差的
发生，使能输入应提请其无效
状态，而编码地址输入改变状态。
图44示出了一个典型的设置为解码的图
多个设备中的系统。一旦数据已被写入
顺序地向系统中的所有DAC的，所有这些DAC可以
更新使用共同LDAC线同时进行。一个COM
周一CLR线，也可用于重置所有DAC输出为0 V.
AD5346/AD5347
A0
A1
A2
WR
LDAC
CLR
A0
/AD5348
A1
A2
WR
数据
输入
LD交流
CLR
CS
5V
0.1F
10F
V
IN
V
REF
V
REF
AB
V
DD
V
OUT
A
1k
失败
1k
通
AD5346/AD5347/
AD5348
V
OUT
B
GND
1/2
CMP04
1/6 74HC05
图45.可编程窗口检测器
可编程电流源
图46示出了作为所述AD5346 / AD5347 / AD5348
一个可编程电流源的控制元件。在这
例如，在满量程电流被设置为1毫安。输出
从DAC的电压加在电流设定施加
4.7 kΩ电阻串联在470 Ω调整
电位器，它给出了一个大约± 5 ％的调整。
合适的晶体管，以在所述扩增的反馈回路放置
费里包括的BC107和2N3904 ，这使
电流源以从最小V操作
来源
6五，
工作范围由操作特性所确定
晶体管。合适的放大器包括AD820和
OP295 ，既具有轨到轨工作对他们的输出。该
当前为任何数字输入码和电阻值可以是
计算公式如下：
I
=
G
×
V
REF
其中：
G
是缓冲放大器的增益（1或2）。
D
是数字输入码。
N
是DAC的分辨率（ 8 ，10或12位） 。
R
是电阻加调节电位为kΩ的总和。
D
mA
(2
×
R
)
N
AD5346/AD5347
A0
/AD5348
A1
A2
WR
数据
LD交流
输入
CLR
CS
1Y0
1Y1
74HC139
1B
1Y2
1Y3
DGND
启用
CODED
地址
1G
1A
V
CC
AD5346/AD5347
A0
/AD5348
A1
A2
WR
数据
LD AC输入
CLR
CS
AD5346/AD5347
A0
/AD5348
A1
A2
WR
数据
输入
LD交流
CLR
CS
数据总线
V
DD
03331-0-027
V
DD
= 5V
图44.解码多个DAC器件
0.1F
10F
V
来源
AD5346 / AD5347 / AD5348 AS数字
可编程窗口探测器
数字可编程上限/下限使用两个探测器
在AD5346中的DAC / AD5347 / AD5348示于
图45.在任何一对在该设备的DAC都可以使用，但为
简单的描述涉及到的DAC A和B.
的上限和下限的测试被加载到DAC的甲
和B ，这反过来，设置在CMP04的限制。如果一个信号在
在V
IN
输入不是编程的窗口内时，一个LED
说明故障情况。
V
IN
EXT
REF
GND
V
DD
V
OUT
0.1F
V
REF
*
V
OUT
*
5V
负载
AD5346/AD5347/
AD5348
4.7k
03331-0-029
GND
470
*只有一个通道V型
REF
和V
OUT
示
图46.可编程电流源
第0版|第20页24
03331-0-028
通过/
失败
