AD5346/AD5347/AD5348
并行接口
的AD5346 / AD5347 / AD5348加载它们的数据作为一个单独的8位，
10-，或12位的字。
哪里
I
动态
=
CVF和
C =电容或数据总线
v = V
DD
F =频率回读
双缓冲接口。
在AD5346 / AD5347 / AD5348 DAC的所有都双缓冲
接口包括一个输入寄存器和一个DAC寄存器。
DAC数据， BUF和增益输入端写入输入寄存器
下的片选（ CS）和写（WR ）引脚的控制之三。
进入DAC寄存器由LDAC功能控制。
当LDAC为高电平时， DAC寄存器锁存，并在输入
寄存器可以改变状态，而不会影响的内容
DAC寄存器。然而，当LDAC被拉低时，DAC
寄存器变为透明和输入的内容
寄存器被转移到它。增益和缓冲控制信号
也是双缓冲，并且只有当LDAC是更新
采取低。
如果用户需要所有的同时更新，这是非常有用
DAC和外围设备。用户可以写入所有输入寄存器
独立后，通过脉冲LDAC输入引脚拉低，所有的
输出的同步更新。
这些部件包括一个额外的功能，从而使DAC寄存器
不会更新，除非它的输入寄存器以来已经更新
这LDAC被拉低的最后一次。通常情况下，当
LDAC被拉低时，DAC寄存器充满
的输入寄存器的内容。在AD5346的情况下， /
AD5347 / AD5348 ，该器件可更新DAC寄存器仅当
自从上次DAC输入寄存器已被改变
寄存器被更新。这消除了不必要的串扰。
加载DAC输入（ LDAC ）
LDAC将数据从输入寄存器到DAC寄存器
于是更新输出。在LDAC功能可以使
双缓冲DAC数据，获取数据，而BUF的。那里
两种LDAC模式：
同步模式。
在这种模式中， DAC寄存器是
后的新数据更新的上升沿被读入
WR输入。 LDAC可以永久接为低电平或脉冲作为
在网络连接gure 3所示。
异步模式。
在这种模式下，输出是不
与此同时，该输入寄存器被写入更新
要。当LDAC变为低电平时，DAC寄存器与更新
输入寄存器的内容。
上电复位
在AD5346 / AD5347 / AD5348具有上电复位功能，
使他们在一个确定的国家政权了。在通电状态是
正常工作
参考输入缓冲
0 V至V
REF
输出范围
输出电压设置为0 V
输入和DAC寄存器连接LLED零，并保持
所以直到一个有效的写序列的设备。这是
在应用中是特别有用的，重要的是要知道
DAC的输出状态，同时该设备加电。
清除输入（ CLR ）
CLR为低电平有效，异步清零重置输入
和DAC寄存器。
掉电模式
的AD5346 / AD5347 / AD5348具有低功耗，
散热一般2.4毫瓦有3 V电源供电， 5毫瓦
5 V电源。功耗可以进一步降低时
这些DAC在不使用通过把它们进入掉电
模式，选择通过采取PD引脚为低电平。
当PD引脚为高电平时，则DAC通常与一个典型的工作
1mA的CAL功耗5 V （0.8 mA的3 V ） 。在
掉电模式，但是，电源电流降至400 nA的
在5V（ 120 nA的在3伏）时的DAC被断电。不
只做了电源电流下降，但在输出级还
来自放大器的输出内部切换，使得它
开路。这具有这样的优点，即输出为三
状态，而部分在掉电模式，并提供了一个
对于任何连接到输出端定义输入条件
DAC的放大器。输出级示于图39 。
电阻器
串DAC
扩音器
V
OUT
03331-0-022
片选输入（ CS ）
CS为低电平有效的输入，用于选择该设备。
写输入（ WR ）
WR为低电平有效的输入，其控制数据写入到
装置。数据被锁存到输入寄存器的上升沿
的WR 。
读输入（ RD ）
RD为低电平有效的输入，其控制数据时读回
从内部DAC寄存器。上RD的下降沿，数据
被移动到数据总线上。下的高的条件
容性负载，高耗材，用户必须确保
动态电流保持在可接受的水平，因此
确保芯片温度在规定范围内。该
模具温度可被计算为
T
DIE
=
T
环境
+
V
DD
(
I
DD
+
I
动态
)θ
JA
掉电
电路
图39.输出级在掉电
第0版|第17页24
