加速器系列FPGA - ACT 3家
A1460A ， A14V60A时序特性（续）
表2-31
A1460A ， A14V60A最差情况下的商业条件， VCC = 4.75 V ，T
J
= 70°C
I / O模块输入传输延迟
参数/说明
t
INY
t
过分甜的
t
OCKY
t
ICLRY
输入数据垫为Y
输入注册IOCLK垫为Y
输出寄存器IOCLK垫为Y
输入异步清零为Y
-3速度
1
-2速度
1
-1速度标准。速度3.3 V速
1
单位
分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。
2.8
4.7
4.7
4.7
4.7
3.2
5.3
5.3
5.3
5.3
3.6
6.0
6.0
6.0
6.0
4.2
7.0
7.0
7.0
7.0
马克斯。
5.5
9.2
9.2
9.2
9.2
ns
ns
ns
ns
ns
t
OCLRY
输出异步清零为Y
预测输入路由延迟
2
t
RD1
t
RD2
t
RD3
t
RD4
t
RD8
FO = 1路由延迟
FO = 2路由延迟
FO = 3路由延迟
FO = 4路由延迟
FO = 8路由延迟
0.9
1.2
1.4
1.7
2.8
1.0
1.4
1.6
1.9
3.2
1.1
1.6
1.8
2.2
3.6
1.3
1.8
2.1
2.5
4.2
1.7
2.4
2.8
3.3
5.5
ns
ns
ns
ns
ns
I / O模块顺序定时（ WRT IOCLK垫）
t
INH
t
INSU
t
IDEH
输入F-F数据保持
输入F-F数据设置
输入数据使能保持
0.0
1.3
0.0
5.8
0.7
0.7
0.3
1.3
0.0
1.5
0.0
6.5
0.8
0.8
0.4
1.5
0.0
1.8
0.0
7.5
0.9
0.9
0.4
1.7
0.0
2.0
0.0
8.6
1.0
1.0
0.5
2.0
0.0
2.0
0.0
8.6
1.0
1.0
0.5
2.0
ns
ns
ns
ns
ns
ns
ns
ns
t
IDESU
输入数据启用设置
t
OUTH
输出F -F数据保持
t
OUTSU
输出F -F数据设置
t
ODEH
输出数据使能保持
f
ODESU
输出数据启用设置
注意事项：
5， -2和-3速度等级已经停产。请参阅
PDN 0104 ， PDN 0203 ， PDN 0604 ，
和
PDN 1004
at
http://www.microsemi.com/soc/support/notifications/default.aspx#pdn 。
6.路由延迟对于典型设计跨最坏情况下的运行工况。这些参数应该用于
估算装置的性能。布线后的时序分析或模拟需要确定实际的最坏情况
性能。布线后时序是基于之前在设备上执行的实际路由延迟测量
出货。
修订版3
2- 35
