位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第307页 > EVAL-CONTROLBRD24 > EVAL-CONTROLBRD24 PDF资料 > EVAL-CONTROLBRD24 PDF资料7第17页
AD7843
串行接口
图24显示的串行接口的典型操作
在AD7843 。串行时钟提供转换时钟和
还控制的信息，并从所述传输
AD7843 。一次完整的转换可以用24来实现
DCLK周期。
CS信号开始数据传输和转换过程。
CS的下降沿使BUSY输出和串行总线
出三态。第8 DCLK周期用于写
通过DIN引脚的控制寄存器。控制寄存器是
在阶段更新每个位被时钟，一旦转换器
大约有以下转换设置足够的信息
输入多路转换器和适当的切换，所述转换器
进入获取模式，如果需要，内部开关
被接通。在采集模式下，参考输入
数据被更新。后采集，所述的三个DCLK周期
控制字是完整的（功率管理比特为现在
更新） ，转换器进入转换模式。在这
点，跟踪和保持器进入保持模式中，输入信号是
采样和BUSY输出为高电平（ BUSY回报低
DCLK的下一个下降沿） 。内部开关也
如果在单端模式关掉，在这一点上。
未来12 DCLK周期用于执行转换
和时钟输出的转换结果。如果转换
比例（ SER / DFR置为低电平）时，内部开关上
在转换。第13个DCLK周期需要允许
在DSP /微控制器时钟的LSB 。三个DCLK
周期时钟出了3个连续的零，并完成24
DCLK转移。 24 DCLK周期可以从提供
DSP或通过三连发的8个时钟周期从微控制器。
CS
t
ACQ
DCLK
DIN
忙
1
S
A2
A1
8
A0
MODE SER /
PD1 PD0
DFR
1
8
1
8
（ START） IDLE
三态
三态
获得
转变
空闲
三态
三态
填零
DOUT
X / Y开关
1
（ SER / DFR高）
X / Y开关
1,2
（ SER / DFR LOW ）
关闭
关闭
ON
11
（MSB）
10
9
8
7
6
5
4
3
2
1
0
（ LSB ）
关闭
关闭
ON
笔记
1
驱动程序。当X +是所选输入通道（A2 - A0 = 001） ; X驱动程序。当Y +表示选择的输入通道（A2 - A0 = 101） 。
1
WHEN PD1 ， PD0 = 10或00 ，Y将开启在转换的结束。
2
司机将留在中频电源断模式11 （不可断电），直到所选输入通道，基准模式，
1
或掉电模式改变。
图24.转换时序，每个转换周期24 DCLKS ， 8位总线接口。无需DCLK延迟，专用的串行端口。
版本B |第16页20
02144-B-024
