74VHC573八D型锁存器带3态输出
逻辑符号
IEEE / IEC
功能说明
该VHC573包含八个D型锁存器
3态输出缓冲器。当锁存使能（ LE ）
输入为高电平时，在D个数据
n
输入端进入锁存器。
在这种条件下，锁存器是透明的，即，锁存器
输出将每次的D输入的变化而变化的状态。
当LE为低电平时，锁存器存储的信息
是目前在D输入，设置时间前
HIGH到LOW LE的过渡。三态缓冲器
由输出使能（ OE ）输入控制。当OE
低时，缓冲器被启用。当OE为高电平的
缓冲器是处于高阻抗状态，但是，这并
不干扰输入新的数据进入锁存器。
真值表
输入
OE
L
L
L
H
LE
H
H
L
X
D
H
L
X
X
输出
O
n
H
L
O
0
Z
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来
估计传播延迟。
1993年仙童半导体公司
74VHC573版本1.3
www.fairchildsemi.com
2
