AD7871/AD7872
放置在数据总线上。这6位右对齐和
由此占据的字节的低6位，而在上部的两个
位是零。
串行输出格式
图9示出了用于14位并行的方式1的时序图
数据输出格式（14 /8 / CLK = +5 V） 。读为AD7871
在转换结束时访问的数据的所有14位在同一
时间。串行数据是无法用于此数据的输出格式。
串行数据可在AD7871当14/8 / CLK
输入为0伏或-5 V和在这种情况下， DB12 / SSTRB ，
DB11 / SCLK和DB10 / SDATA引脚承担起自己的串口功能
系统蒸发散。的AD7872是唯一的一个串行输出装置。串行
在两台设备上的功能是相同的。串行数据是可用的能很好地协同
荷兰国际集团转换为16比特的字长度; 2前导零，
接着从MSB开始的14位转换结果。
的数据被同步到串行时钟输出（SCLK）和
由串行选通（ SSTRB ）成帧。数据逐个从上
低到串行时钟的高过渡，是在下降沿继续有效。
这个时钟而荷兰国际集团的边缘
SSTRB
输出为低电平。
SSTRB
变为低电平时，在转换开始时和所述第一串行数据位
（这是第一前导零）是在第一下降沿有效
的SCLK 。所有的串口线是漏极开路输出，并要求
外部上拉电阻。
串行时钟输出由ADC主时钟导出
源，它可以是内部的或外部的。通常情况下， SCLK为
仅在串行传输过程中所需的。在这些情况下，它
可关断（即，置于三态），在所述端
转换，以允许多个ADC共用一个串行
总线。然而，一些串行系统（如TMS32020 ）要求
连续运行串行时钟。这两个选项可供选择
在AD7871和AD7872 。随着对14 /8 / CLK输入
AD7871在-5 V，串行时钟（ SCLK ）连续运行;
当14/8 / CLK处于0V， SCLK变到三态在端
的传输。对AD7872进行控制引脚
相同的功能。若这是在0V， SCLK为不连续的
而当它在-5伏， SCLK为连续的。
在SCLK ， SDATA和
SSTRB
线是漏极开路输出。
如果这些都需要驱动容性负载超过35 pF的，
缓冲建议。
模式1接口
图9.模式1时序图， 14位并行读取
字节和串行数据模式1的功能时序图
在图10中示出。
INT
变为低电平时，在转换结束和
复位用的第一个下降沿高
CS
和
RD 。
这第一
读取在转换结束时可以访问的低字节或
根据HBEN的状态数据的高字节（图10
示出了用于示例只）的低字节。该图显示了两个
SCLK输出进入三态在发送结束
与连续运行的时钟（虚线） 。
模式2接口
转换是通过一个低启动脉冲的开始
CONVST
输入。此上升沿
CONVST
脉冲启动转换
和驱动该采样/保持放大器进入其保持模式。该
BUSY / INT
状态输出假设其
INT
在这个函数中
模式。
INT
通常是高和变低，在转换的端
锡永。这
INT
线可以用来中断微处理器。
的读操作的AD7871访问数据和
INT
行复位高高的下降沿
CS
和
RD 。
该
CONVST
输入必须是高的时
CS
和
RD
被带到低的
AD7871在这种模式下正确地操作。重要的是，埃斯佩
cially在系统中的转换启动（ CONVST ）脉冲
异步到微处理器，以确保平行或
读字节数据的转换过程中不会尝试。想
在转换过程中读取的数据可能会导致错误的转换
进行中。避免了脉冲
CONVST
行的第二时间BE-
前转换结束，因为它可以导致在转换错误
结果。在应用中，精确的采样不是关键的，该
CONVST
脉冲可以从微处理器产生
WR
LINE
或门控与AD7871
CS
输入。在一些应用中，去
等候电源接通时， AD7871 / AD7872
可以执行上电时的转化率。在这种情况下，该
INT
在AD7871线将通电低，和一个虚拟读取到
该设备将需要重新设置
INT
出发前行
转换。
–8–
第二接口模式是通过硬接线实现
CONVST
低和转换通过取启动
CS
低，而HBEN是
低。该采样/保持放大器进入的保持模式
的下降沿
CS 。
在这种模式下
BUSY / INT
销假定其
忙
功能。
忙
变为低电平时，在转换开始时，保持
在转换过程中的低，并返回高电平时转换
就完成了。它通常用于在并行接口，以驱动
微处理器进入WAIT状态转换的持续时间。
图11示出了用于14位模式2的时序图paral-
LEL数据输出格式（14 /8 / CLK = +5 V） 。在这种情况下， ADC的
行为就像缓慢的内存。此接口的主要优点
是，它使微处理器可以启动转换，等待
然后用一个READ指令读取数据。用户
不必担心服务中断或保证
该软件的延迟足够长，以避免在读
转换。
对于字节和串行数据中的模式2的时序图中示出
图12.为2个字节的数据读出，低字节（ DB0 - DB7 ）有
首先被访问的，因为HBEN要低，开始CON- ver-
锡永。该ADC的行为就像缓慢的内存对于第一次读操作，但
第二读访问数据的高字节是正常读。
操作串行功能为模式1的相同
和模式2。再一次，图12示出的时序图
SCLK进入三态或连续运行（虚线
线）。
Rev. D的
