AD7871/AD7872
AD7872引脚功能说明
DIP
号
1
2
3
4
5
助记符
控制
CONVST
CLK
SSTRB
SCLK
功能
控制输入。与此引脚为0 V时， SCLK是不连续的;与此引脚在-5 V时， SCLK
是连续的。
转换的开始。低到这个输入高电平的跳变放采样/保持进入保持模式。这
输入是异步的，以在CLK 。
时钟输入。外部TTL兼容的时钟可以被应用到该输入端。另外，搭售
该引脚到V
SS
，使内部激光微调的振荡器。
这是一个有源低三态输出，提供一个帧脉冲为串行数据。外部
4.7 kΩ上拉电阻的要求
SSTRB 。
串行时钟。 SCLK是从内部或外部ADC得到的选通串行时钟输出
时钟。如果14/8 / CLK输入为-5 V ，则SCLK连续运行。与对照
在0伏，它被切断（三态）后的串行数据传送完毕。 SCLK为漏极开路
输出，需要一个外部2 kΩ的上拉电阻。
串行数据。这是结合使用SCLK和三态串行数据输出
SSTRB
in
串行数据传输。串行数据在SCLK ，当下降沿有效
SSTRB
是低的。一
外部4.7 kΩ的上拉电阻需要在SDATA 。
无连接。
数字地。接地回路的数字电路。
正电源的模拟电路， + 5V
±
5%.
无连接。
去耦点片内基准。连接该引脚和AGND之间10 nF的电容。
模拟地。对模拟电路的参考地。
参考电压输出。内部3 V基准，在此引脚提供。外部负载
能力是500
A.
模拟输入。输入范围为
±
3 V.
负电源， -5 V
±
5%.
正电源的模拟电路， + 5V
±
5％。引脚16和引脚9必须连接在一起。
销刀豆网络gurations
DIP
DIP ， SOIC
PLCC
6
SDATA
7
8
9
10
11
12
13
14
15
16
NC
DGND
V
DD
NC
C
REF
AGND
REF OUT
V
IN
V
SS
V
DD
Rev. D的
–5–
