数据表
TX允许控制寄存器
地址： 0×43 ，复位： 0×07 ，名称： TX_ENABLE_CTRL
表77.位说明TX_ENABLE_CTRL
位
2
位名称
TXENABLE_GAINSTEP_EN
设置
描述
DAC输出的控制下逐渐开启/关闭
从TXEN引脚根据设置TxEnable位置信号
在注册的0x41和寄存器的0x42 。
当设置为1时，该装置被置于睡眠模式时
从TXEN引脚TxEnable位置信号为低电平。
当设置为1时，该装置把在掉电模式时
从TXEN引脚TxEnable位置信号为低电平。
AD9142
RESET
0x1
ACCESS
RW
1
0
TXENABLE_SLEEP_EN
TXENABLE_POWER_DOWN_EN
0x1
0x1
RW
RW
DAC输出控制寄存器
地址： 0x44 ，复位： 0x8F ，名称： DAC_OUTPUT_CTRL
表78.位说明DAC_OUTPUT_CTRL
位
7
3
位名称
DAC_OUTPUT_CTRL_EN
FIFO_WARNING_SHUTDOWN_EN
设置
描述
使DAC输出控制。该位需要被设置为1，以
使能位该寄存器中的其余部分。
该位和第7位都很高，如果FIFO警告时，
DAC输出自动关闭。默认情况下，此
功能上。
DAC输出处于关闭状态时，输入平均功率
比预定阈值更大。
DAC输出处于关闭状态时， FIFO报告警告。
RESET
0x1
0x1
ACCESS
RW
RW
2
0
OVERTHRESHOLD_SHUTDOWN_EN
FIFO_ERROR_SHUTDOWN_EN
0x1
0x1
RW
RW
数据接收机测试控制寄存器
地址： 0x5E ，复位： 0xFF的，名称： DATA_RX_CTRL0
表79.位说明DATA_RX_CTRL0
位
[7:0]
位名称
DLY_TAP_LSB
设置
描述
请参见寄存器0x5F的[ 2 ： 0 ] 。
RESET
0xFF
ACCESS
RW
数据接收机测试控制寄存器
地址： 0x5F的，复位： 0×07 ，名称： DATA_RX_CTRL1
表80.位说明DATA_RX_CTRL1
位
3
[2:0]
位名称
DLYLINE_EN
DLY_TAP_MSB
设置
描述
1 =启用数据接口。
四个可用的延迟设置。看到更多的接口延时线部分
信息。
0x000
0x007
0x07F
0x5FF
RESET
0x0
0x7
ACCESS
RW
RW
00
01
10
11
第0版|第57页64
