AD7392/AD7393
复位引脚（ RS ）
强制异步RS引脚为低电平将DAC寄存器
都为0，那么DAC的输出电压为0V的复位功能是
用于设置DAC输出为0 ，在上电或后一个有用
电源中断。测试系统和电机控制器
是两个得益于给通电许多应用
已知状态。外部复位脉冲可以由3生成
方法：
单极性输出操作
这是操作中的AD7392的基本模式。该
AD7392是专为驱动负载低至5 kΩ的并行
为100 pF （参见图32） 。该代码表进行此操作是
在表7中示出。
所述电路可以与一个外部基准来配置
从单一的专用稳压加上电源或供电
荡器或参考根据应用的性能
要求。
2.7V至5.5V
R
0.01F
1
V
DD
EXT
REF
20
0.1F
10F
微处理器的上电复位信号
来自微处理器的输出
一个外部电阻器和电容器
RESET具有一个施密特触发器输入，这导致在一个干净
使用外部电阻与/时复位功能的电容器产生的
脉冲（见表6） 。
AD7392
V
REF
GND
17, 18
V
OUT
19
R
L
≥5k
C
L
≥100pF
01121-032
功耗关断（ SHDN ）
最大的功率节省可以通过使用功率来实现
关断控制功能。这种硬件激活功能是
由低电平输入SHDN引脚控制。该引脚具有
施密特触发输入，可以帮助脱敏它慢慢改变
输入。设置该引脚为逻辑低电平减少内部CON-
在AD7392 / AD7393以纳安级别的消耗，保证
到1.5微安最大在工作温度范围内。如果
电源是目前在所有时间上的V
DD
销，而在停机
模式下，内部DAC寄存器保留最后编程
数据值。数字接口仍然活跃在关机等等
代码更改可以产生新的DAC设置
当该设备退出关断。这个数据被用于
当该部分是通过将返回到正常工作状态
DAC的回其编程电压设置。图23
显示停机恢复时间既我的阴谋
DD
和V
OUT
显示。在关机状态下， DAC输出放大器
呈现开路的高电阻状态。任何负载是
连接稳定在它的终止电压。如果功率
关机功能是不需要的，用户应该将SHDN
引脚连接到V
DD
电压禁用此功能。
笔记
1.数字接口电路为清楚起见省略
图32. AD7392单极性输出操作
表7.单极性码表
DAC寄存器编号
十六进制
十进制
0xFFF
4095
0x801
2049
0x800
2048
0x7FF
2047
0x000
0
输出电压（V） ，V
REF
= 2.5 V
2.4994
1.2506
1.2500
1.2494
0
版本C |第14页20
