AD7392/AD7393
电源
在AD7392 / AD7393的低功耗
的电路设计的直接结果，优化了采用CBCMOS
流程。通过使用CMOS电路的低功率特性为
逻辑和低噪声，紧密匹配的互补的
双极晶体管，优良的模拟的精度。一
优势在AD7392中使用的轨到轨输出放大器/
AD7393是广泛可用的电源电压。的部分是
完全指定和测试工作于2.7 V至5.5 V.
铁氧体磁珠：
2圈， FAIR -RITE
#2677006301
TTL / CMOS
逻辑
电路
5V
+ 100F
可选。
+ 10μF TO 22μF + 0.1μF
坦。
CER 。
5V
回报
为了尽量减少输入逻辑电平功率耗散的
附近在V
IH
和V
IL
逻辑输入电压规格，
施密特触发器的设计，是使用最小化了输入
相比传统CMOS缓冲器的电流消耗
输入级。图11是电源电流与增量的阴谋
输入电压，显示出可以忽略不计的电流消耗
取时的逻辑电平处于其静止状态的地方。该
正常的交叉电流仍然在逻辑转换发生。
本施密特触发器的第二个优点是预防
会发生缓慢移动的逻辑跃迁的虚假触发
系统蒸发散当一个标准的CMOS逻辑接口或光隔离器
被使用。逻辑输入D11到D0 ， CS ，RS和SHDN都含有
的施密特触发器电路。
数字接口
的AD7392 / AD7393具有一个并行数据输入。功能性
数字部分的框图，如图31所示，
而表6中包含的逻辑控制真值表
输入。片选引脚（ CS ）控制加载数据从
在引脚D11数据输入至引脚D0 。此低电平输入
地方输入寄存器变成透明状态允许
数据输入直接更改DAC阶梯值。当
CS返回到逻辑高数据建立时间和保持时间内
规格，数据的输入寄存器的新值是
锁存。参见表6条件的完整列表。
1的12锁存器
的
DAC寄存器
5V
电源
图28.使用单独的痕迹，降低电源噪声
不论是否单独的电源迹线是可用的，性别
危。电源旁路降低电源线引起的误差。当地
电源旁路，由一个10 μF钽电解的
使用0.1 μF陶瓷电容并联，建议对所有
应用程序（参见图29） 。
2.7V至5.5V
*
C
20
V
REF
D0到D11
2
3
4
OR
1
V
DD
0.1F
+
19
01121-029
AD7392
AD7393
SHDN
CS
RS
GND
Dx
10F
V
OUT
TO
国内
DAC开关
CS
RS
01121-005
图31.数字控制逻辑
01121-030
*可选的外部
参考绕道
17, 18
表6.控制逻辑真值表
CS
H
L
↑
1
X
2
H
1
2
图29.推荐的电源旁路对于AD7392 / AD7393
RS
H
H
H
L
↑
1
DAC寄存器功能
LATCHED
透明
锁存的新数据
装的都是零
锁存所有零
输入逻辑电平
所有数字输入与保护齐纳型ESD保护
结构，使逻辑输入电压超过V
DD
供应
电压（参见图30） 。如果用户正推动此功能非常有用
一个或多个数字输入与5伏CMOS逻辑输入
电压等级在操作AD7392 / AD7393采用3 V
电源。如果该接口时，请确保V
OL
5 V CMOS的满足V
IL
在AD7392的输入要求/
AD7393为3 V操作参见图12为数字的图表
逻辑输入阈值与操作V
DD
电源电压。
V
DD
逻辑
IN
GND
1k
01121-031
↑
=
正逻辑过渡。
X =不在乎。
图30.等效数字输入ESD保护
版本C |第13页20
