AD664
图12.预压第一级寄存器
加载和更新多个DAC输出
图10a 。对DAC的预紧力排名第一
符号
t
LS
t
LH
t
CW
t
DS
t
DH
t
AS
t
AH
25 C
敏（ NS ）
0
15
80
0
15
0
15
T
民
给T
最大
敏（ NS ）
0
15
100
0
15
0
15
下面的例子演示了两种方法来更新所有
DAC输出。第一种方法涉及操作的所有数据传输
在一个长
CS
低谷期。注意，在这种情况下，在所示
图13中的
LS
返回前高
CS
变高。数据保持时间，
相对地址的变化，为70纳秒。这将更新输出
所有同步的DAC 。
图10b 。一个DAC时序的预紧力排名第一
这允许用户在“预压”的数据到一个DAC和选通
其插入输出锁存器在未来某个时间。用户可以这样做
这通过再现信号的序列示于
下一部分。
一个DAC更新排名第二
图13.更新所有DAC输出
假设新的输入码此前被放置到
输入锁存器的第一级，用户可以更新输出
放的DAC通过简单的拉
CS
低，同时保持
LS ，
MS ， TR ， RD
和
RST
高。地址数据是不需要在此
情况。在现实中，所有的第二个级别是由亲本更新
cedure ，但只有那些接收数据不同的
已经在那里会表现的变化。更新第二
排名不改变排名第一的内容。
第二种方法是这样一
CS
断言（低）和
LS
分别为拨动每个DAC 。它基本上是一个系列的
预紧力的操作（图10）。在这种情况下，示于图
14 ，二
LS
显示信号。其中，标记
LS ，
去前高
CS
返回高电平。这种“新”的输入字传送到
DAC依次输出。第二个
LS
信号，标有替代方案
内特
LS ，
保持为低电平，直到
CS
返回高电平。使用这个序列
加载第一个队伍，每个“新”字的输入，但不上调
最新的DAC输出。为了再更新所有DAC输出simul-
taneously就需要在图11中示出的信号。
一个DAC图11.更新排名第二
存在个别DAC输入加载相同的选项
还存在多个DAC的输入负载。也就是说，用户可以
选择更新寄存器的第一和第二等级或
预载的第一个队伍，然后在未来某一时间更新。
预载多个第一级寄存器
图14.加载和更新多个DAC
选择增益范围和模式（ 44 -PIN
DAC的输入寄存器的第一个队伍可以预装
版本）
用，而不会干扰所述第二级数据的新的输入数据。
该AD664的模式选择功能，允许用户配置
这是通过由bring-传送数据到第一级完成
增益范围和每四个DAC的输出模式。
ING
CS
而低
LS
是低的。但
CS
必须返回前高
LS 。
板载开关占用8个外部继电器的地方
这可以防止从第一等级的数据渐入
通常会需要来完成此任务。该
第二等级。一个简单的第二个排名的更新周期，如图
开关由通过输入模式选择字编程
图11将移动的“预加载”的信息给
数据I / O端口。模式选择字是8位宽，
数模转换器。
启示录
D
–9–
