AD664
占据最顶端的8位的输入字。在过去四年
输入字的位是“不关心”。
图15显示了模式选择字的格式。该
前四位确定DAC的增益范围。当设置为
是增益1 ， DAC的输出范围的1倍的电压
的参考。当设置为2的增益， DAC的输出
跨越的2倍基准的电压。
接下来的四个位决定DAC的模式。当设置为
单极性输出从0到REF或0至2 REF 。
当选择了双极性模式下，输出变为从
-REF / 2至REF / 2或-REF至REF 。
预装模式选择寄存器
模式数据可被写入到模式的第一级选择
锁存器，而不改变当前正在使用的模式。这
当用户想要预加载新的模式，功能非常有用Infor公司
息预期频闪，在在今后的时间。图 -
茜17示出了正确的序列和控制的定时
信号来完成此任务。
这允许用户在“预压”的数据到一个DAC和选通
其插入输出锁存器在未来某个时间。用户可以这样做
这通过再现信号的顺序示于图
17C和17D 。
图15.模式选择Word格式
一个DAC的负载和更新模式
在接下来的例子中，目的是加载新模式的信息
化了一个DAC锁存器进入，然后第一级
立即更新第二位。这是通过将完成
新的模式信息（ 8位字长）推到数据总线。
然后
MS
和
LS
被拉低。随后，
CS
拉
低。这种加载方式的信息进入的第一级
锁存器。
LS
然后拉高。此操作将更新第二
排名锁存器（因此， DAC输出）的。负载
周期结束时
CS
被拉高。
在现实中，这种负载循环真正更新的所有模式
DAC的，但效果是只改变那些模式
数模转换器，其模式选择信息实际上已经发生变化。
图17A 。预紧模式选择寄存器
图17B 。预紧模式选择寄存器时序
1
数据
输入/输出
位
0
地址
___ ___ ___
QS0,QS1,QS2
DS0,DS1
1
0
__
MS
__
CS
t
MS
t
W
t
MH
图17C 。的模式选择锁存器更新第二位
符号
t
MS
t
MH
t
W
25 C
敏（ NS ）
0
0
80
T
民
给T
最大
敏（ NS ）
0
0
100
图16A 。一个DAC的负载和更新模式
25 C
敏（ NS ）
0
0
0
60
70
0
0
T
民
给T
最大
敏（ NS ）
0
0
0
70
80
0
0
符号
t
MS
t
LS
*
t
DS
t
LW
t
CH
t
DH
t
MH
图17D 。的模式选择锁存器更新第二位
定时
透明的操作（ 44引脚版本）
*适用于T
LS
> 0 ，宽度
LS
必须是
增加相同的量
t
LS
大于0纳秒。
图16b 。一个DAC时序负荷和更新模式
透明操作允许从该输入数据
AD664要传送到DAC寄存器，而不
其间被锁存到锁存器的第一级一步。
两种模式透明运行的存在，“部分反
家长“模式和”全透明“模式。中的“部分
透明“的模式，则DAC中的一个是透明的，而
剩余的三个继续使用锁存到数据的
各自的输入寄存器。两种模式都需要一个12位宽
输入字！
–10–
启示录
D
