位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第355页 > EP4CE15F23C8N > EP4CE15F23C8N PDF资料 > EP4CE15F23C8N PDF资料1第9页
第1章：的Cyclone IV FPGA器件系列概述
Cyclone IV器件系列架构
1–9
I / O特性
Cyclone IV器件的I / O支持可编程总线保持，可编程的上拉
电阻器，可编程延迟，可编程驱动强度，可编程
摆率控制，优化信号完整性和热插拔。 Cyclone IV器件
支持校准片内串联终端（RS OCT）或驱动器阻抗匹配
（ RS）为单端I / O标准。在Cyclone IV GX器件，高速
收发机的I / O都位于器件的左侧。顶部，底部，和右边
双方可以实现通用用户I / O 。
表1-8
列出的I / O标准的Cyclone IV器件的支持。
表1-8 。 I / O标准支持Cyclone IV器件系列
TYPE
单端I / O
差分I / O
I / O标准
LVTTL ， LVCMOS ， SSTL ， HSTL ，PCI和PCI -X
SSTL ， HSTL ， LVPECL ， BLVDS ， LVDS ，迷你-LVDS ， RSDS和PPDS
LVDS的SERDES的是在使用的逻辑元件的装置的核心实施。
f
欲了解更多信息，请参阅
在Cyclone IV器件的I / O特性
篇章。
时钟管理
Cyclone IV器件包括多达30个全局时钟（ GCLK ）网络和最多8个
与锁相环PLL每五个输出，以提供强大的时钟管理和综合。
您可以动态地重新配置Cyclone IV器件的PLL在用户模式改变
时钟的频率或相位。
Cyclone IV GX器件支持两种类型的PLL ：多用途的PLL以及普通
目的锁相环：
■
使用通用的PLL提供时钟信号的收发器模块。您也可以使用它们
用于一般用途的时钟时不被用于收发时钟它们。
使用通用的PLL用于一般用途的应用在织物和
周，如外部存储器的接口。一些通用的PLL
可以支持收发器时钟。
■
f
欲了解更多信息，请参阅
时钟网络与PLL的Cyclone IV器件
篇章。
外部存储器接口
Cyclone IV器件支持SDR ， DDR ， DDR2 SDRAM和QDRII SRAM接口
在装置的顶部，底部，和右边。 Cyclone IV E器件还支持
这些接口在装置的左侧。接口可能跨越两个或更多个侧
该设备以允许更灵活的电路板设计。 Altera公司
DDR SDRAM内存
接口的解决方案包括一个物理层接口和存储器控制器。 Altera的用品
该PHY IP ，你可以用它结合自己的自定义存储
控制器或Altera提供存储器控制器。 Cyclone IV器件支持
在使用DDR和DDR2 SDRAM接口纠错编码（ ECC ）位。
2013年5月
Altera公司。
Cyclone IV器件手册，
第1卷
