第12页
功能说明
科幻gure 3
显示原理在PS同时配置多个FPGA
模式下使用的EPC设备。
在PS模式下多个FPGA的图3.并发配置（ N = 8 ）
V
CC
(1)
V
CC
(1)
EPC设备
FPGA0
n
(6)
MSEL
DCLK
DATA0
的nSTATUS
CONF_DONE
送到nCONFIG
的nCE
北卡罗来纳州
的nCEO
(3)
(3)
WE＃
RP ＃
DCLK
DATA0
DATA1
WE ＃楼
RP ＃楼
A[20..0]
RY / BY ＃
CE＃
OE ＃
DQ[15..0]
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
OE
(3)
NCS
(3)
FPGA1
n
(6)
MSEL
DCLK
DATA0
的nSTATUS
CONF_DONE
送到nCONFIG
的nCE
北卡罗来纳州
的nCEO
GND
nINIT_CONF
(2)
数据7
(1)
V
CC
VccW
WP ＃
BYTE ＃
(5)
TM1
PORSEL
PGM[2..0]
EXCLK
V
CC
(7)
GND
(4)
(4)
(4)
FPGA7
n
(6)
MSEL
DCLK
DATA0
的nSTATUS
CONF_DONE
送到nCONFIG
的nCE
北卡罗来纳州
的nCEO
GND
TMO
GND
C-A0
(5)
C-A1
(5)
C-A15
(5)
C-A16
(5)
A0-F
A1-F
A15-F
A16-F
注释
图3：
（ 1 ）连接V
CC
到相同的电源电压作为EPC设备。
（2）在
nINIT_CONF
引脚可在EPC设备和具有内部上拉电阻，始终是积极的。这意味着一个外部上拉
电阻上未必需
nINIT_CONF
or
送到nCONFIG
信号。该
nINIT_CONF
销并不需要连接，如果它的功能是不
使用。如果
nINIT_CONF
不使用时，
送到nCONFIG
必须拉至V
CC
直接地或者通过一个电阻器。
（ 3） EPC设备“
OE
和
NCS
引脚都具有可编程的内部上拉电阻。如果内部上拉电阻的使用，外部上拉电阻
不应使用这些引脚上。内部上拉电阻均采用默认的Quartus II软件。要关闭内部上拉
电阻，检查
禁用配置设备上的NCS和OE上拉
生成编程文件时的选项。
（4）为
PORSEL ，铂族金属[]
和
EXCLK
销连接，请参见
表10 24页。
（ 5 ）在100引脚PQFP封装，则必须从外部连接以下引脚：
C-A0
to
F- A0 ， C- A1
to
F- A1 ， C- A15
to
F- A15 ， C- A16
to
F-A16,
和
BYTE ＃
到V
CC
。此外，您必须进行以下引脚连接两个100引脚PQFP和88引脚UFBGA封装：
C- RP ＃
to
F-
RP ＃ ，C -WE ＃
to
F- WE＃ ， TM1
到V
CC
,
TM0
到GND，和
WP ＃
到V
CC
.
（ 6 ）连接FPGA
MSEL [ ]
输入引脚来选择PS配置模式。欲了解更多信息，请参阅配置篇章
相应的器件手册。
（ 7 ）为了保护英特尔基于Flash的EPC设备的内容，隔离V
CCW
从V电源
CC
。欲了解更多信息，请参阅
“英特尔闪存为基础的EPC设备
保护“第16页。
增强型配置（ EPC ）设备数据表
2012年1月
Altera公司。
