摘要
路线
DCLK
跟踪（见
“信号跟踪路由”一节） 。
如果您
设计使用五个以上配置器件， Altera建议
利用缓冲区分裂的扇出
DCLK
信号。
JTAG
多氯联苯变得越来越复杂，测试变得越来越重要。
表面贴装进展封装和PCB制造有
导致了更小的板，使得传统的测试方法如
外部测试探针和“床-的钉子”测试夹具很难实现。
其结果是，从印刷电路板空间减少成本节省可以通过成本可以抵消
增加了传统的测试方法。
除了边界扫描测试（ BST ） ，您可以使用IEEE
标准。 1149.1控制器在系统编程。 JTAG由四个
需要的管脚，测试数据输入（TDI），测试数据输出（TDO ），测试模式
选择（TMS）和测试时钟输入（TCK ），以及一个可选的测试复位
输入（ TRST ）引脚。
使用相同的准则奠定了时钟信号路由
TCK
痕迹。
使用长JTAG扫描链的多个设备。最小化的JTAG扫描
链式线迹长度，连接一台设备的
TDO
引脚到另一个设备的
TDI
引脚以减少延迟。
f
SEE
应用笔记39 ： IEEE 1149.1 （ JTAG ）边界扫描测试中
Altera器件
关于BST其他详细信息。
测试点
作为器件封装引脚密度的增加，变得更难以
连接示波器或器件引脚上的逻辑分析仪探头。运用
直接到器件引脚的物理探头可能会损坏设备。如果
球栅阵列（BGA ）或FINELINE BGA
包被安装在顶
董事会的，所以很难探测板的另一面。因此，
印刷电路板必须具有永久测试点来探测。测试点可以是
通过一个连接到所述信号下测试具有非常短的残余部分。
然而，通过在所述轨迹上被测放置一个用于信号可引起
反射差的信号完整性。
摘要
你必须仔细规划出一个成功的高速PCB 。因素，如
噪音的产生，信号反射，串扰和地弹能
干扰信号，特别是与高速模式下Altera器件
发送和接收。信号路由，终端方案和电源
本章讨论的分发技术有助于更
有效地利用高速Altera器件设计的PCB 。
11–30
的Stratix II器件手册，第2卷
Altera公司。
2007年5月
